内存模块、核心逻辑装置以及开机程序代码读取方法制造方法及图纸

本发明专利技术有关一种储存有开机程序代码的内存模块、具有内存模块识别能力的核心逻辑装置以及开机程序代码读取方法。所有内存模块均通过个别的信号接脚电连接至该核心逻辑装置，但是在开机程序中，储存有开机程序代码的内存模块输出的识别信号与其它内存模块输出的识别信号不同。因此，该核心逻辑装置可借此找到该储存有开机程序代码的内存模块，而主机可从该特定的内存模块中读取开机程序代码，以完成开机程序。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种储存有开机程序代码的内存模块、具内存模块识别能力的核心逻辑装置以及开机程序代码读取方法，尤指应用于计算机系统中的一种储存有开机程序代码的内存模块、具内存模块识别能力的核心逻辑装置以及开机程序代码读取方法请参见附图说明图1，其是一目前微处理器10、北桥芯片11、南桥芯片12的现有架构示意图，其中可以很清楚地看出，基本输出输入系统芯片13是被连接至该南桥芯片12，因此微处理器10是必须通过北桥芯片11与南桥芯片12，方能撷取到基本输出输入系统芯片13中所存放的开机程序代码。除了基本输出输入系统芯片13的内存外，计算机系统亦包括多个电连接于北桥芯片11的其它内存14。这些内存14一般是为动态随机存取内存(dynamic random access memory；以下简称DRAM)模块。然而，美商美光科技(Micron Technology，Inc.)所发展出的一种SyncFlah闪存可与DRAM使用相同的总线，并以同一个DRAM内存控制器来执行。因此，现在亦可使用一SyncFlah闪存来作为该等内存14之一。在此情形下，使用一SyncFlash双面针脚定义内存模块(SyncFlash Dual In-line MemoryModule，简称SyncFlash DIMM)来作为储存开机程序代码的基本输出输入系统芯片13，并插置到内存14所用的插槽上是可行的。借由此方式，微处理器10可以很快地通过北桥芯片11撷取到开机程序代码。但是，也由于上述SyncFlash双面针脚定义内存模块是与一般DRAM的双面针脚定义内存模块具有相同模块规格且同样插置于与北桥芯片11相连接的内存插槽上，因此北桥芯片11所看到的SyncFlash内存模块与DRAM内存模块，两者皆为相同的双面针脚定义内存模块，并无法于进行开机动作时直接识别出何者为载有开机程序代码的SyncFlash内存模块，而如何提出一可快速识别且实用的解决方案，是为发展本专利技术的主要目的。本专利技术的第一方面是为一种内存模块，电连接于一计算机系统中，该内存模块中储存有该计算机系统所需的一开机程序代码，其特征在于该内存模块电连接至该计算机系统的一信号接脚上是输出一识别信号，用以提供该计算机系统读取，进而使该计算机系统能判断出该开机程序代码储存之处。其中，电连接至该计算机系统的该信号接脚较佳为一点对点信号接脚，例如芯片选择接脚(Chip Select pin)或时钟致能接脚(Clock Enablepin)。该内存模块较佳更包含一下拉电阻，该信号接脚是电连接至该下拉电阻而输出一低准位的数字识别信号。或者，该内存模块亦可包含一上拉电阻，该信号接脚是电连接至一上拉电阻而输出一高准位的数字识别信号。较佳者，该内存模块是电连接于该计算机系统中的一核心逻辑装置，尤其是一北桥芯片。较佳者，该计算机系统是于一开机程序的期间中读取该信号接脚所输出的该识别信号。该内存模块较佳为一非挥发性内存模块，例如一SyncFlash内存模块。本专利技术的第二方面是为一种核心逻辑装置，具有电连接至多个内存模块的多个信号接脚，该等内存模块中的一特定内存模块内储存有一主机的开机程序中所需的一开机程序代码，而该核心逻辑装置是于该开机程序中，由该等个信号接脚上分别读入相对应的识别信号，借此用以判断出该等内存模块中，何者为该开机程序代码所储存的该特定内存模块。较佳者，电连接至该等内存模块的该等信号接脚皆为如芯片选择接脚(Chip Select pins)或时钟致能接脚(Clock Enable pins)等点对点信号接脚。在一实施例中，电连接至该特定内存模块的信号接脚是电连接至位于该特定内存模块中的一下拉电阻(pull-down resistor)而读入一低准位的数字识别信号，而电连接至其它内存模块的信号接脚则电连接至一上拉电阻(pull-up resistor)而读入一高准位的数字识别信号。在另一实施例中，电连接至该特定内存模块的信号接脚是电连接至位于该特定内存模块中的一上拉电阻(pull-up resistor)而读入一高准位的数字识别信号，而电连接至其它内存模块的信号接脚则电连接至一下拉电阻(pull-down resistor)而读入一低准位的数字识别信号。该核心逻辑装置例如可为一芯片组，尤其是一芯片组中的一北桥芯片。另外，该特定内存模块可为一如SyncFlash内存模块等非挥发性内存模块，而其它内存模块可为一随机存取内存模块，例如动态随机存取内存模块。较佳者，该SyncFlash内存模块是为一SyncFlash双面针脚定义内存模块，而该动态随机存取内存模块是为一动态随机存取双面针脚定义内存模块。本专利技术的第三方面是为一种开机程序代码读取方法，应用于一核心逻辑装置与多个内存模块之间，该核心逻辑装置具有电连接至该等内存模块的多个信号接脚，该等内存模块中的一特定内存模块内储存有一开机程序中所需的一开机程序代码，而该读取方法包含下列步骤于该开机程序中，该核心逻辑装置由该等信号接脚上分别读入相对应的识别信号，借此判断出储存有该开机程序代码的该特定内存模块；以及由该特定内存模块中将该开机程序代码读出。本专利技术的有益效果为可准确快速地在插置于内存插槽上的众多内存模块中，识别出何者为储存有开机程序代码的SyncFlash内存模块。图2其是本专利技术第一较佳实施例的功能方块示意图。图3其是本专利技术第二较佳实施例的功能方块示意图。图4(a)，图4(b)其是由金氧氧化物半导体晶体管(MOS transistor)所构成电阻的示意图。具体实施例方式请参见图2，其是本专利技术第一较佳实施例的功能方块示意图，于本例中，由于北桥芯片21的芯片选择接脚(Chip Selectpin，简称CS)211、212皆分别连接至一上拉电阻(pull-up resistor)213、214而使其上电压被拉至高准位Vcc。因此，为能使储存有开机程序代码的SyncFlash内存模块23可被北桥芯片21从其它DRAM内存模块22中识别出来，可于SyncFlash内存模块23的芯片选择接脚(CS)上连接一下拉电阻(pull-downresistor)231接地，可将下拉电阻231的电阻值设定为远小于上拉电阻213的电阻值，进而形成一强下拉而弱上拉的电位状态。而因下拉电阻231的电阻值远小于上拉电阻213的电阻值，故北桥芯片21于开机程序(或是重置程序)的期间，便可进行读取该等芯片选择接脚(CS)211、212上电压准位信号的动作，而以检测低准位信号的方式，北桥芯片21便可判断出何者为连接至SyncFlash内存模块23的芯片选择接脚，而进一步使微处理器20能通过北桥芯片21而由SyncFlash内存模块23中撷取到开机程序代码，进而完成后续的开机程序(或是重置程序)。请参见图3，其是本专利技术第二较佳实施例的功能方块示意图，于本例中，由于北桥芯片31的芯片选择接脚(CS)311、312皆分别连接至一下拉电阻313、314至接地点而被拉至低准位。因此，为能使储存有开机程序代码的SyncFlash内存模块33可被北桥芯片31从其它DRAM内存模块32中识别出来，可于SyncFlash内存模块33的芯片选择接脚(CS)上连接一上拉电阻331至一电压源本文档来自技高网...

【技术保护点】
一种内存模块，电连接于一计算机系统中，该内存模块中储存有该计算机系统所需的一开机程序代码，其特征在于该内存模块电连接至该计算机系统的一信号接脚上是输出一识别信号，用以提供该计算机系统读取，进而使该计算机系统能判断出该开机程序代码储存之处。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赖瑾，蔡日兴，黄祥毅，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]