一种电路仿真装置，包括： 仿真执行单元，其读取存储有待仿真电路的连接描述的电路网络列表，并通过参考晶体管模型而计算所述待仿真电路的电流和电压的变化； 扩散－长度－依赖性参数校正单元，其生成与扩散－长度－依赖性参数相关的经校正的近似表达式，并通过使用所述近似表达式对于扩散长度不同于所述晶体管模型的晶体管模型来计算所述扩散－长度－依赖性参数的校正值，其中扩散－长度－依赖性参数的值依赖于基于具有预定扩散长度的晶体管而生成的晶体管模型的扩散长度而变化。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在电路仿真精确度上的改进，更具体的，涉及尚未被考虑的一种引入了MOS晶体管的扩散长度依赖性的电路仿真装置，还涉及一种用于生成晶体管模型的方法。
技术介绍
随着MOS晶体管在半导体发展中的小型化，需要以SPICE为代表的电路仿真器的仿真精度进一步提高。图1是显示现有的电路仿真装置的结构的框图。仿真执行单元1是以SPICE为代表的仿真器的主体，它实际是在计算机上运行的仿真执行程序。仿真执行单元1读取包含了待仿真电路的连接描述的电路网络列表3，并通过参考MOS晶体管的晶体管模型2，计算待仿真的电路的电路和电压的变化。为了更高的仿真精度，完全需要晶体管模型具有较高的精度。为了晶体管模型的较高的精度，改进了用于提取诸如阈值电压、窄沟道效应系数、短沟道效应系数、迁移率和载波速度饱和电压这样的模型参数的方法(例如，参考日本公开号为2001-035930的未审查专利的图1)。另外，已经公开了一种方法，在生成作为SPICE晶体管模型而著名的BSIM3和BSIM4晶体管模型时，当设备条件改动的情况下，通过将提取的参数修改为与改变的条件相对应的参数而在短时间内生成晶体管模型(例如，参考日本公开号为2000-322456的未审查专利的图1)。然而近年来，Gregory Scott等人指出，MOS晶体管的漏电流随其扩散长度DL而改变，并且这一点作为降低仿真精度的新的因素(Gregory Scott以及其他四人的“NMOS Drive Current ReductionCaused by Transistor Layout and Trench Isolation Induced Stress”，IEDMTechnical Digest，U.S.A.，IEEE，1999，IEDM-99，p.827-830)而引起注意。在基于绝缘技术的晶体管，例如STI(浅沟绝缘)的情况下，随着晶体管之间的绝缘变细，假设栅极下沟道区域中的迁移率受到由于环境中存在绝缘区域而在扩散层中引起的结晶应变的影响，从而导致漏电流变化。图2A是N沟道MOS晶体管的平面图，并且图2B是沿图2A的II-II线的剖面图。如图2A所示，扩散长度DL标明场构图31的长度，场构图31代表在与栅极32垂直方向上STI的沟道形成区和绝缘区之间的扩散层及边界。长度对应于源极长度、沟道长度和漏极长度的总长度。在图2B中，数字41标明硅衬底，数字42标明P型阱、数字43标明N型源-漏区，数字44标明N型LDD(轻掺杂漏)区，数字45标明栅绝缘膜，数字46标明栅极，数字47标明STI区，数字48标明绝缘膜。STI区47是通过将绝缘材料填充到埋入硅衬底41的表面中的槽而形成的，并且与N型源-漏区接触。在图2A和2B中，显示了N沟道MOS晶体管。P沟道MOS晶体管与其结构类似，只是在形成时将N型杂质替换为P型杂质。然而，在现在的电路仿真装置中使用的晶体管模型2，例如BSIM3和BSIM4晶体管模型中，没有包含漏电流与扩散长度DL的依赖关系。换言之，如图3中N沟道MOS晶体管的漏电流与扩散长度的关系所显示的，当扩散长度DL小时，漏电流ID的测量值(黑点)小。然而，在现在的MOS晶体管模型中，如直线L0所表示的，漏电流ID的值是恒定的，该值是在模型参数提取中使用的晶体管的扩散长度是DL0时得到的。于是，在以SPICE为代表的现在的电路仿真装置中，仿真的执行没有考虑DL依赖性的存在。这是削弱仿真精度得到提高的一个因素。即使在使用了不包含扩散长度依赖性的现在的电路仿真装置的情况下，通过利用参数提取预先对具有不同扩散长度DL的单个MOS晶体管生成多种晶体管模型，通过从多种模型中选择具有扩散长度DL并且用于待仿真电路的晶体管模型，可以提高仿真准确度。然而，由于生成了具有不同扩散长度DL的多种晶体管模型，所以参数提取和参数配准需要很长的时间。另外，在仿真期间必须根据扩散长度DL而选择性地使用MOS晶体管模型。这被证明很复杂而且容易发生人员操作错误。
技术实现思路
本专利技术的一个目的是提供一种电路仿真装置，其具有能够基于参数与特定扩散长度DL配准的MOS晶体管模型而容易地在短时间内对于大范围的扩散长度DL生成MOS晶体管模型的单元，并且提供一种用于在电路仿真装置中生成具有多种扩散长度DL的MOS晶体管模型的方法。根据本专利技术的第一个方面的电路仿真装置包括仿真执行单元，其读取存储了待仿真的电路的连接描述的电路网络列表，并参考晶体管模型计算待仿真的电路的电流和电压的变化；和扩散-长度-关系参数校正单元，其对于基于具有预定扩散长度的晶体管而生成的晶体管模型生成关于值依赖于扩散长度而变化的扩散-长度-依赖性参数的经校正的近似表达式，并通过使用上述近似表达式，对与上述晶体管模型的扩散长度不同的晶体管模型计算扩散-长度-依赖性参数的校正值。根据本专利技术的第二个方面的晶体管模型生成方法，包括以下步骤基于具有预定扩散长度的MOS晶体管的特性来生成晶体管模型，对于扩散长度与所述预定扩散长度不同的多个MOS晶体管的每一个都提取扩散-长度-依赖性参数，并生成代表扩散长度与所述扩散-长度-依赖性参数的依赖关系的近似表达式，以及利用所述近似表达式来计算仿真所使用的晶体管的所述扩散-长度-依赖性的校正值，并使用所述校正值替代基于具有所述预定扩散长度的所述MOS晶体管的特性的所述晶体管模型的所述扩散-长度-依赖性参数值。。附图说明图1是显示现有的电路仿真装置的结构的框图；图2A是N沟道MOS晶体管的平面图，图2B是沿图2A的II-II线的剖面图；图3是说明现有的电路仿真中没有包含对扩散长度的依赖性的图；图4是显示根据本专利技术的电路仿真装置的结构的框图；图5是根据本专利技术的晶体管模型生成方法的流程图；图6A、6B和6C是具有不同扩散长度DL的MOS晶体管的平面图；和图7A中，阈值电压参数VTH0的测量值与使用多项式近似得到的曲线L1相比较；图7B中，扩散长度DL与漏电流ID的依赖关系的测量值与其计算值相比较；并且图7C显示了一个例子，其中扩散长度值的范围被分为不超过其临界值DLC的扩散长度值的范围和超过临界值DLC的扩散长度值的范围，并且在每一范围内设置近似表达式。具体实施例方式下面参考附图描述根据本专利技术的优选实施例。下面的说明用于解释本专利技术的实施例。然而，本专利技术并不限于下面的说明。图4显示了根据本专利技术第一实施例的电路仿真装置的结构。与图1所示的现有电路仿真装置的情况相同，仿真执行单元1是以SPICE为代表的电路仿真器的主体。它实际上是计算机上运行的仿真执行程序。与图1所示的现有电路仿真装置的情况相同，仿真执行单元1读出存储有待仿真电路的连接描述的电路网络列表3，并通过参考MOS晶体管的晶体管模型2计算待仿真的电路的电流和电压中的变化。然而，图4所示的电路仿真装置的新颖之处在于，除了仿真执行单元1、晶体管模型2和电路网络列表3之外，还提供了扩散-长度-依赖性参数校正单元4。根据从MOS晶体管的晶体管模型2的参数以及具有不同扩散长度的晶体管的参数中提取的扩散-长度-依赖性参数的数据，扩散-长度-依赖性参数校正单元4生成这些参数的扩散长度依赖性的近似表达式，并使用生成的近似表达式来计算要使用的参数校正值而非原始参数值。于是，本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：清水卓，坂本浩则，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。