一种集成电路边界扫描测试装置制造方法及图纸

技术编号:2868324 阅读:238 留言:0更新日期:2012-04-11 18:40
一种集成电路边界扫描测试装置,属于通信电子领域印制电路板上的集成电路测试领域。是利用计算机并行口进行边界扫描测试的装置,包括:底层接口模块;初试化模块;测试向量产生模块;测试模块;故障分析与定位模块;JTAG硬件接口模块;PCB网表文件分析模块;边界扫描描述语言文件分析模块。充分利用PC机本身的资源,即通过编制PC边界扫描应用程序和PC机并行口,同时辅助以JTAG接口硬件装置,来对待测设备进行边界扫描测试。不仅能够对待测PCB板上的器件进行边界扫描测试,而且能够对整个PCB板进行边界扫描测试。该装置成本低,能够提高PCB板生产的合格率,大大提高PCB板生产可测试性。(*该技术在2023年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术属于通信电子领域印制电路板上的集成电路测试领域,涉及带有边界扫描单元的集成电路、大规模集成电路或超大规模集成电路、以及印制电路板上带有边界扫描功能的集成电路之间互联的测试。
技术介绍
集成芯片(ICIntegrated Circuit)的功能变得越来越强大,伴随着工艺也不断提高,已经发展到亚微米工艺,同时IC的管脚越来越多,印制电路板(PCBPrinted Circuit Board)布线间距变得越来越小、结构越来越复杂。这样利用机械探针测试的针床(bed-of-nail)难于与电路板上的节点接触,留给针床的接触点空间已越来越小,使借助于针床夹具的在线测试(ICTIn Circuit Test)方法越来越困难,因为利用机械探针很难接触到这些高密度的PCB电路板的引线,而且这种测试设备已经变得十分昂贵,影响生产和开发成本。IEEE1149.1-1990标准,也称为JTAG(Joint Test Action Group)标准或边界扫描标准,该标准详细描述并规定了测试访问口和边界扫描体的体系结构,是一种边界扫描技术标准。边界扫描技术是应用集成电路边界的扫描链,进行扫描操作并对本文档来自技高网...

【技术保护点】
一种集成电路边界扫描测试装置,包括:底层接口模块,实现对Windows下底层硬件的驱动,使得应用程序能够对底层的硬件端口进行读写操作;初试化模块,实现对计算机并行口和测试逻辑的初试化,同时对定义的缓冲区进行初试化,以及对计算机并行口验证;测试向量产生模块,根据相关的测试向量生成算法来自动生成测试向量文件;测试模块,将测试测试向量输入到待测的印制电路板,读出测试结果;故障分析与定位模块,根据测试结果,给出故障类型和定位故障所在的位置;边界扫描标准硬件接口模块,实现对边界扫描标准接口信号的驱动和隔离。

【技术特征摘要】

【专利技术属性】
技术研发人员:程智刚
申请(专利权)人:中兴通讯股份有限公司
类型:发明
国别省市:94[中国|深圳]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1