一种集成电路边界扫描测试装置制造方法及图纸

一种集成电路边界扫描测试装置，属于通信电子领域印制电路板上的集成电路测试领域。是利用计算机并行口进行边界扫描测试的装置，包括：底层接口模块；初试化模块；测试向量产生模块；测试模块；故障分析与定位模块；ＪＴＡＧ硬件接口模块；ＰＣＢ网表文件分析模块；边界扫描描述语言文件分析模块。充分利用ＰＣ机本身的资源，即通过编制ＰＣ边界扫描应用程序和ＰＣ机并行口，同时辅助以ＪＴＡＧ接口硬件装置，来对待测设备进行边界扫描测试。不仅能够对待测ＰＣＢ板上的器件进行边界扫描测试，而且能够对整个ＰＣＢ板进行边界扫描测试。该装置成本低，能够提高ＰＣＢ板生产的合格率，大大提高ＰＣＢ板生产可测试性。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于通信电子领域印制电路板上的集成电路测试领域，涉及带有边界扫描单元的集成电路、大规模集成电路或超大规模集成电路、以及印制电路板上带有边界扫描功能的集成电路之间互联的测试。
技术介绍
集成芯片(ICIntegrated Circuit)的功能变得越来越强大，伴随着工艺也不断提高，已经发展到亚微米工艺，同时IC的管脚越来越多，印制电路板(PCBPrinted Circuit Board)布线间距变得越来越小、结构越来越复杂。这样利用机械探针测试的针床(bed-of-nail)难于与电路板上的节点接触，留给针床的接触点空间已越来越小，使借助于针床夹具的在线测试(ICTIn Circuit Test)方法越来越困难，因为利用机械探针很难接触到这些高密度的PCB电路板的引线，而且这种测试设备已经变得十分昂贵，影响生产和开发成本。IEEE1149.1-1990标准，也称为JTAG(Joint Test Action Group)标准或边界扫描标准，该标准详细描述并规定了测试访问口和边界扫描体的体系结构，是一种边界扫描技术标准。边界扫描技术是应用集成电路边界的扫描链，进行扫描操作并对其进行观察和控制的测试技术。目前，国内外器件生产厂商为争夺市场占有率，在集成电路设计和制造中都纷纷采用JTAG标准，把边缘扫描测试所需的硬件资源集成在芯片内，提供了边界扫描测试技术支持平台。采用边界扫描测试设备能够为带有边界扫描功能的IC及由这种IC组成PCB提供边界扫描测试，解决ICT测试方法在IC和PCB测试中遇到的难题。每一个带有边界扫描功能的IC都有一个测试访问口(TAPTest Access Port)，该接口的五个信号分别定义为测试数据输入(TDITest Data Input)、测试数据输出(TDOTest Data Output)、测试模式选择(TMSTest Mode Select)、测试时钟(TCKTest Clock)和测试复位(TRSTTest Reset)。在一块PCB上，由两个或两个以上IC的TAP口TDI、TDO信号依次串行连接就构成了“菊花链”结构，采用边界扫描测试(BSTBoundary Scan Test)方法能高效地检测密集布线PCB上的IC内部电路及其外部互连线的故障。同时边界扫描测试方法还能够通过读取器件的ID值和器件的版本号等信息，这样可以定位PCB上某个位置是否焊接错误的器件。BST的基本思想是靠近器件的每一输入/输出(I/O)管脚处增加一个移位寄存器单元。在测试期间，这些寄存器单元用于控制输入管脚的状态(高或低)，并读出输出管脚的状态，利用这种基本思想就可以测试出电路板中器件的好坏及相互连接的正确性。并且能够识别器件的ID值和器件的版本等信息，避免焊错器件。在正常工作期间，这些附加的移位寄存器单元是“透明的”，不影响电路板的正常工作。与本专利技术技术相关或相近的技术和专利1、国内专利申请号为01128718.7，专利技术名称为大规模集成电路(LSI)边界扫描测试系统。该专利技术的主要内容分为软件和硬件两部分。软件部分是JTAG Builder IDE；硬件部分是基于PCI总线的边界扫描测试接口卡。该专利技术的主要功能是测试IC或LSI。不能测试PCB上IC互联情况。2、国外专利号为US5751737，专利技术名称为Boundary scan testing device(译为边界扫描测试装置)。该
技术实现思路
是一台专用的边界扫描测试装置，该装置能够对边界扫描设备进行组合逻辑测试，侧重于电路本身实现的功能测试，不用于器件之间的互联测试。此外因为该专利技术是专用的测试设备，结构复杂、价格昂贵，不易被推广。
技术实现思路
针对上述所描述的技术和现有测试设备状况，本专利技术提供一种利用计算机并行口资源进行边界扫描的装置。利用该装置，可以对印制板及其元器件进行边界扫描测试，从而大大改善通讯设备中各个功能单板的可测试性、提高测试覆盖率。结合传统的ICT方法，就可以对印制板及其元器件进行更加全面的测试。本专利技术提供的集成电路边界扫描测试装置，是利用计算机并行口进行边界扫描测试的装置，包括底层接口模块，实现对Windows下底层硬件的驱动，使得应用程序能够对底层的硬件端口进行读写操作；初试化模块，实现对计算机并行口和测试逻辑的初试化，同时对定义的缓冲区进行初试化，以及对计算机并行口验证；测试向量产生模块，根据相关的测试向量生成算法来自动生成测试向量文件；测试模块，将测试测试向量输入到待测的PCB板，读出测试结果；故障分析与定位模块，根据测试结果，给出故障类型和定位故障所在的位置；JTAG硬件接口模块，实现对JTAG接口信号的驱动和隔离。本专利技术还可以包括PCB网表文件分析模块，对输入的PCB网络表文件进行分析和处理；边界扫描描述语言(BSDLBoundary Scan Description Language)文件分析模块，分析网络表中BST器件的BSDL文件，得出该器件支持的BST命令、BSC寄存器长度、BSC控制逻辑关系等信息，为测试向量生成和测试执行所用。采用本专利技术的技术方案，充分利用PC机本身的资源，即通过编制PC边界扫描应用程序和PC机并行口，同时辅助以JTAG接口硬件装置，来对待测设备进行边界扫描测试。与已有的专利技术相比，不仅仅能够对待测PCB板上的器件进行边界扫描测试，而且能够对整个PCB板进行边界扫描测试。该装置成本低，易于推广，节省研发经费，更能够提高PCB板生产的合格率，大大提高PCB板生产可测试性。另外，对于工程维护或设备运行的现场，使用本专利技术所述的技术方案可以方便的在线定位和查找故障。附图说明图1是IEEE 1149.1定义的TAP控制器状态流程图。图2是本专利技术的测试装置的一种实施例及工作流程图。图3是本专利技术的测试装置的一种实施例的应用例1。图4是本专利技术的测试装置的另一种实施例的应用例2。图5是JTAG接口硬件装置图。具体实施例方式下面结合附图，说明本专利技术的具体实施方式。图1是IEEE 1149.1定义的TAP控制器状态流程图。是本专利技术原理性依据。图2是本专利技术的装置的一种实施例及工作流程图。启动人机交互界面1，就同时启动程序的初始化部分的程序。输入PCB网络表文件和BSDL文件，分别执行两类文件的分析网络表文件分析模块2、BSDL文件分析模块3。然后根据对两类文件分析的结果执行测试向量生成模块4生成测试向量。执行测试模块5将测试向量通过底层接口模块6和JTAG硬件接口模块7给待测系统9。同时执行模块5获取执行结果给故障分析与定位模块8，最后在人机交互界面1上显示测试结果。如果由另外的向量生成器生成向量文件，本专利技术的装置中可去省去PCB网表文件分析模块和边界扫描描述语言文件分析模块。下面对各模块进行详细说明1、用户界面图形用户界面是基于Windows操作系统的交互式窗口，提供友好的人机接口。为测试过程提供输入、输出操作方式。2、初始化模块主要实现对计算机并行口和测试逻辑的初试化，同时对定义的缓冲区进行初试化。该功能还包括对计算机并行口验证，用来判断它是否可用。验证方法是计算机并行口初始化时，将JTAG接口硬件部分的TDI和TDO用跳线短接起来，可以通过程序来自动诊断计算机并行口、JTAG接口信号是否可本文档来自技高网...

【技术保护点】
一种集成电路边界扫描测试装置，包括：底层接口模块，实现对Ｗｉｎｄｏｗｓ下底层硬件的驱动，使得应用程序能够对底层的硬件端口进行读写操作；初试化模块，实现对计算机并行口和测试逻辑的初试化，同时对定义的缓冲区进行初试化，以及对计算机并行口验证；测试向量产生模块，根据相关的测试向量生成算法来自动生成测试向量文件；测试模块，将测试测试向量输入到待测的印制电路板，读出测试结果；故障分析与定位模块，根据测试结果，给出故障类型和定位故障所在的位置；边界扫描标准硬件接口模块，实现对边界扫描标准接口信号的驱动和隔离。

【技术特征摘要】

【专利技术属性】
技术研发人员：程智刚，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]