一种边界扫描测试控制器及测试方法技术

本发明专利技术公开了一种边界扫描测试的控制器及测试方法，所述控制器包括，ＰＣ机单元、ＵＳＢ接口单元、双端口存储单元、控制及转换单元；所述ＰＣ机单元，完成测试的设置、测试矢量的生成、测试数据的发送接收、测试数据的分析、测试结果的存储以及控制器的ＵＳＢ驱动；所述ＵＳＢ接口单元，实现边界扫描测试控制器与计算机的通讯；所述双端口存储单元，实现测试向量的存储，测试响应的存储；所述控制及转换单元，产生边界扫描测试时钟，实现将测试数据转换成ＪＴＡＧ信号，且实现从双端口存储单元中数据的读写。本发明专利技术采用ＵＳＢ接口，双端口的存储器及ＦＰＧＡ设计，即插即用，实现了数据传输与边界扫描测试同时进行，提高了测试速度。

【技术实现步骤摘要】

本专利技术涉及电子通讯领域的测试技术，具体涉及一种边界扫描测试控制器及利用边界扫 描控制器实现测试的方法。
技术介绍
随着微电子技术、表面贴装技术和印制电路板制造技术的不断发展，印制电路板变得越 来越小、密度越来越大，复杂程度越来越高。面对这样的发展趋势，如果仍然采用传统的"针 床"夹具的测试方法来全面彻底地测试焊接情况，不仅实现上难度较大，测试夹具的成本也 很高。在上述背景下，为解决大规模集成电路的测试问题，20世纪80年代中期，由飞利浦公 司发起成立欧洲联合测试活动组(Joint European Test Action Group),着手起草边缘扫描测试 规范。而后由于有世界各大电子厂商加盟，更名为联合测试活动组(Joint Test Action Group 简称JTAG)。JTAG组织制订了边缘扫描测试标准，1990年被美国电气电子工程师协会(IEEE) 认可，并正式命名为正EE1149.1-1990边缘扫描测试(Boundary-ScanTest简称BST)标准。 依据该协议能够快速的测试到高密度电路板上的JTAG IC内部连接故障，也可测试到JTAG 芯片之间的互连故障等，解决了表面贴装LSIC和VLSIC印制电路板电路的测试性问题。因 此，基于IEEE1149.1-1990规范的边界扫描测试技术应运而生，该技术提供了有效地测试引 线间隔致密的电路板器件的能力。申请号为CN200310115353的"一种边界扫描测试控制器及边界扫描测试方法"的专利 申请，其采用PCI总线接口，属于PC机内接的边界扫描控制器，使用上不很方便。其测试 过程是发送测试数据一接受响应数据一发送测试数据一的测试方法，不能实现PC机和边 界扫描控制器发送和读取数据的并行操作，测试速度不够快。
技术实现思路
本专利技术的目的就是针对现有边界扫描测试仪的状况，提出一种使用方便、经济适用的边 界扫描测试控制器及测试方法。为了实现上述专利技术目的，本专利技术具体是这样实现的 一种边界扫描测试控制器，包括PC机单元、USB接口单元、双端口存储单元、控制及转换单元；所述PC机单元，完成测试的设置、测试矢量的生成、测试数据的发送接收、测试数据 的分析、测试结果的存储以及控制器的USB驱动；所述USB接口单元，实现边界扫描测试控制器与计算机的通讯； 所述双端口存储单元，实现测试向量的存储，测试响应的存储；所述控制及转换单元，产生边界扫描测试时钟，实现将测试数据转换成JTAG信号，且 实现从双端口存储单元中数据的读写。所述双端口存储单元，通过存储器的分区，实现USB接口单元与控制转换单元同时访问。所述控制及转换单元，可具体完成如下工作-(1) 根据PC机的设置产生边界扫描测试的时钟；(2) 读取双端口存储器的数据，并判断双端口中是否有测试数据，当无测试数据时，就停止从双端口存储器读取数据；(3) 将双端口读取出来的测试数据转化成JTAG测试信号，在产生JTAG测试信号时， 要根据PC机设置的时钟频率来送出测试信号；(4) 采集被测器件送出的响应数据，并将这些串行的测试响应数据转换成并行数据，写 入双端口存储器中。一种边界扫描测试方法，包括如下步骤 步骤l、设置测试时钟； 步骤2、选择测试功能项； 步骤3、产生测试向量；步骤4、发送测试数据，接收测试响应数据，通过USB接口把测试向量发送给双端口存 储器单元，控制及转换单元读取测试向量并转换成串行的JTAG信号送出；当被测器件有响 应送出时，控制及转换单元采集响应并写入双端口存储器，PC通过USB 口读取测试响应， 当整个测试的数据采集完成后，将进入下一步。步骤5、测试数据的分析并实现故障定位；步骤6、测试结果保存，将分析的测试结果进行存储，供用户査询。 所述PC机发送测试数据/读取响应数据可以在边界扫描测试的过程中进行。 本专利技术所述边界扫描测试装置通过PC机程序与硬件良好配合快速实现边界扫描测试， PC机单元给用户提供使用方便的界面，同时实现与硬件部分的通讯、测试向量的产生以及测 试数据的分析；采用USB接口，双端口的存储器及FPGA设计，即插即用，使用方便，实现 了与PC机的通讯、测试向量的存储，实现了测试向量转换成JTAG信号，并完成对测试响应 的采集、存储等。本专利技术所述装置实现了数据传输与边界扫描测试同时进行，大大提高了测 试速度。附图说明图1是本专利技术所述装置的原理结构示意图； 图2是本专利技术所述方法的工作流程示意图。具体实施例方式一种边界扫描测试控制器原理结构图如图1所示，包括PC机单元、USB接口单元、双端口存储单元、控制及转换单元.所述PC机单元采用VC来实现界面部分，通过PC机来设置边界扫描测试的时钟、选择 边界扫描测试的测试项、根据边界扫描测试的测试项，产生相应的测试向量，并将测试向量 发送至边界扫描测试控制器，这部分还将分析测试数据，实现故障定位并存储测试结果，此 外，USB驱动将完成对USB2.0控制器的驱动，实现PC机与USB2.0控制器之间的通讯。所述USB接口单元釆用CYPRESS公司的USB2.0控制器，实现本边界扫描测试控制器 与计算机的通讯，选用USB2.0控制器是为了充分利用USB2.0传输速度快的特性，来实现计 算机与边界扫描测试控制器之间的数据通讯，快速传输测试矢量、读取测试响应的数据，并 且即插即用，非常方便。由于边界扫描的测试速度相对慢于USB2.0的传输速度，所以PC机 从双端口存储单元读写数据时可利用测试的间歇进行，这样，对于边界扫描测试来说，整个 测试过程就较为连贯，测试速度大为提高。所述双端口存储器单元采用双端口存储器，存储测试数据及暂存测试的响应数据。采用 双端口存储器，是为了便于USB接口单元与控制及转换单元同时访问存储器，有利于测试速 度的加快。所述控制及转换单元采用FPGA来实现，将完成如下一些功能1、 根据PC机的设置产生边界扫描测试的时钟；2、 读取双端口存储器的数据，并判断双端口中是否有测试数据，当无测试数据时，就停 止从双端口存储器读取数据。要正常读取双端口存储器数据，必须有相应的一个读取控制机 制，也必须对双端口存储器进行一些区域划分；3、 将双端口读取出来的测试数据转化成JTAG测试信号，在产生JTAG测试信号时，要根据PC机设置的时钟频率来送出测试信号；4、采集被测器件送出的响应数据，并将这些串行的测试响应数据转换成并行数据，写入 双端口存储器中，为了使PC机能正常读取双端口存储器中的测试数据，对于双端口存储器 写也得有响应的控制机制。利用边界扫描控制器的测试方法如下1、 设置测试时钟，这里的测试时钟不是任意的，将提供一些固有的测试时钟频率供使用 者选择；2、 选择测试功能项，选择需要进行的边界扫描测试功能项；3、 产生测试向量，根据需要进行的边界扫描测试功能项，结合测试算法，产生相应的测 试向量；4、 PC机通过USB接口单元发送测试数据，接收测试响应数据。PC机单元在传输测试 数据的过程中，采取一边发送， 一边测试的方式进行，当将测试数据通过USB接口写入双端 口存储单元后，控制及转换单元将开始读取这部分数据并转换为JTAG信号送出，当被测器 件有响应送出时，控制及转换单元采集响应并写入双端口存储器，由于USB接口本文档来自技高网...

【技术保护点】
一种边界扫描测试控制器，其特征在于，包括：ＰＣ机单元、ＵＳＢ接口单元、双端口存储单元、控制及转换单元；所述ＰＣ机单元，完成测试的设置、测试矢量的生成、测试数据的发送接收、测试数据的分析、测试结果的存储以及控制器的ＵＳＢ驱动；所述ＵＳＢ接口单元，实现边界扫描测试控制器与计算机的通讯；所述双端口存储单元，实现测试向量的存储，测试响应的存储；所述控制及转换单元，产生边界扫描测试时钟，实现将测试数据转换成ＪＴＡＧ信号，且实现从双端口存储单元中数据的读写。

【技术特征摘要】

【专利技术属性】
技术研发人员：李宏伟，李乾坤，王晓卿，王承，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]