一种边界扫描测试控制器及边界扫描测试方法技术

一种边界扫描测试控制器，其特征在于包括：　　　　ＰＣＩ从设备接口模块，用于ＰＣＩ总线的配置和读写操作；　　　　存储器控制接口模块，与ＰＣＩ从设备接口模块通过数据线相连，用于对存储器数据的读写操作；　　　　边界扫描控制接口模块，与存储器控制接口模块和ＰＣＩ从设备接口模块通过数据线相连，用于将存储器中的数据输出到被测板的测试接口，并将从被测板采样到的数据保存到存储器中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及电子或通信领域的测试技术，尤其。
技术介绍
边界扫描测试是一种利用器件内部的边界扫描寄存器单元进行测试的方法。通过测试存储端口(Test Access Port)对边界扫描寄存器的访问，可以通过器件内部的标志寄存进行测试，也可以实现器件之间的I/O引脚的互连测试以及编程操作等。如图1所示，是边界扫描器件的结构示意图。随着集成电路及其应用的不断发展，边界扫描技术在单板级、器件级的测试中被越来越广泛地应用，基于边界扫描技术的测试仪也应运而生。一个典型的基于边界扫描技术的测试仪的结构如图2所示。虽然边界扫描测试的应用越来越广泛，但边界扫描测试仪的应用对边界扫描控制器有很大的依赖性。以VXI接口的边界扫描控制器为例，这种接口常见于ICT(In-Circuit Test)测试设备中，虽然在这种专用测试设备上可以实现边界扫描测试，但这种接口无法应用于便携式测试设备或维修设备；并口类型的测试控制器利用计算机的并行接口作为输入/输出接口，具有使用简单、可靠的特点，但由于信号传输速度较低，在进行元器件间互连线的测试时，或者进行存储器(如RAM)单元测试等大数据量的场合，测试速度较慢，不能满足测试需求。边界扫描测试控制器的基本功能是配合测试终端，向被测扫描链发送测试数据，并将被测件(单板或芯片)的输出信号采样保存后传送给测试终端。一个典型的测试控制器的功能示意图如图3所示。并口形式的边界扫描测试控制器，由于是通过软件模拟的方法实现测试数据的输出与输入，其实现原理相对简单，而且，由于一般的计算机都具有并行接口，所以，这种形式的控制器适用性较好。但是，并口形式的测试控制器由于受并口的数据传输速度的限制，其测试输出信号的速率和允许的测试输入的信号速率较低。以常见的并口传输速率1Mbits/秒为例，在使用软件模拟、以字节方式读写并口时，每秒种内每个输出信号的最大变化率是125K次，测试输出时钟(TCK)的最大频率为62.5KHz。在被测电路板较复杂的情况下，或者在进行存储器单元测试的情况下，这个信号速度远不能满足测试需求。具有VXI接口的测试控制器，其测试输出和测试输入是通过专用的电路实现，因此，其测试输出的信号速率可以按测试需求进行设计。但是，由于VXI接口是一个仪器专用的接口，只适用于一些专用的测试设备上，某些应用场合，如，单板调试或单板维修，并不具备这样的条件。
技术实现思路
本专利技术提供，以解决现有技术中存在的测试速度慢的问题。为解决上述问题，本专利技术提供如下的解决方案一种边界扫描测试控制器，包括PCI从设备接口模块，用于PCI总线的配置和读写操作；存储器控制接口模块，与PCI从设备接口模块通过数据线相连，用于对存储器数据的读写操作；边界扫描控制接口模块，与存储器控制接口模块和PCI从设备接口模块通过数据线相连，用于将存储器中的数据输出到被测板的测试接口，并将从被测板采样到的数据保存到存储器中。所述的PCI从设备接口模块，是PCI接口芯片。所述的PCI从设备接口模块，是可编程逻辑器件。所述的存储器控制模块，至少带有一个存储器端口。一种边界扫描测试方法，包括以下步骤a、测试终端将测试数据存储到存储器中；b、边界扫描控制接口将存储器中的测试数据转换成JTAG接口对应的信号并输出到被测板的测试接口；c、边界扫描控制接口将从被测板采样的数据保存到存储器中；d、判断待扫描数据是否输出完毕，如果是，进入步骤e；如果否，返回步骤b；e、测试终端从存储器中读取返回数据。所述的JTAG接口对应的信号包括TRST、TCK、TMS和被测对象的数据输入TDI。所述的边界扫描测试方法，还包括在每一个TCK周期中，采样被测对象的TDO输出，并将该信号状态作为测试响应保存到存储器中。所述的步骤d，是通过边界扫描控制接口向PCI接口返回扫描结束信号来完成的。所述的边界扫描测试方法，当所传输的测试数据相比较前一次传输的数据，只有部分数据是不同的，则在所述的步骤b中，只传输该不同部分的数据，步骤e中，以同样的方式读取数据。本专利技术的边界扫描测试控制器由于采用PCI接口进行数据传输，而PCI接口被广泛地实现于通用计算机上，所以，这种控制器能适应于通用计算机；同时，采用本专利技术设计测试仪器的方法测试信号速率高，有利于提高测试速度。由于采用PCI接口传输测试数据，并且通过可编程逻辑器件实现边界扫描信号的输出和输入，所以，可以灵活地设计测试信号的速率以适应测试需求。附图说明图1是现有技术中边界扫描器件结构示意图； 图2是现有技术中基于边界扫描技术的测试的典型的示意图；图3是现有技术中边界扫描控制器的功能结构示意图；图4是本专利技术设计的一个带PCI接口的边界扫描测试控制器的结构示意图；图5是现有技术中PCI接口信号定义的示意图；图6是本专利技术边界扫描接口输出信号时序示意图；图7是本专利技术实用该边界扫描测试控制器的测试方法流程图；图8是本专利技术方案中，一个数据传输方式示意图。具体实施例方式下面结合说明书附图来说明本专利技术的具体实施方式。如图4所示，是本专利技术设计的一个边界扫描测试控制器，其主要包括3个部分，分别是PCI从设备接口模块、边界扫描控制接口模块和存储器控制接口模块，3个模块之间通过数据线相连。其中PCI从设备接口模块与测试终端的PCI接口相连接，实现PCI总线的配置、读/写操作。PCI总线接口的读写操作实现两个功能对存储器的访问；对边界扫描接口的控制。PCI从设备接口可以用专用的PCI接口芯片实现，如Intel公司的FW21154AE，也可以通过可编程逻辑器件实现，如FPGA。本专利技术中，PCI从设备接口遵循PCI局部总线规范2.1(PCI Local BusSpecification，Rev 2.1)。PCI接口的信号包括必须具备的信号(Required Pins)和可选的信号(Optional Pins)。PCI接口信号定义如下图5所示，本专利技术所描述的控制器实现了PCI从设备接口功能，并且没有使用规范中所定义的可选信号。PCI接口模块对边界扫描接口的控制包括扫描输出/输入的启动和停止、指定扫描数据量的大小、扫描输出信号的频率等。这些控制操作可以通过PCI的I/O写操作来实现。边界扫描控制接口模块在工作中与被测板的扫描输入/输出接口相连，在PCI总线的控制下，将存储器中的数据输出到被测板的测试接口，从被测板采样信号并保存在存储器中，其输入和输出通过可编程逻辑器件实现。根据JTAG的相关规范，边界扫描控制接口模块的输出信号如下图6所示，从图中可以看出，在未启动扫描输出时，/TRST输出低电平；当启动扫描时，/TRST输出高电平。TCK输出测试时钟，TMS和TDI在TCK的下降沿发生变化。边界扫描测试接口模块在每个TCK周期内采样TDO的值，并逐位保存到存储器中。当扫描结束后，测试终端从存储器中读取TDO数据。在将测试数据输出到测试接口时，边界扫描接口首先读取存储器中的内容，并将该单元中的内容逐位输出。在逐位输出数据的同时，边界扫描接口再从存储器中读取下一个将要被输出的数据，并保存当前的TDO，如此循环，直到扫描结束。本专利技术中所实现的边界扫描控制接口不对数据进行解释，不区别测试数据中哪些是对被测件的控制指令，哪些是数据，并且，也不在扫描控制接口内部实现对被测本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：黄春明，袁标，吴征能，李颖悟，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：