比较器制造技术

本发明专利技术涉及一种比较器，包括：第一级运放电路、第二级运放电路、偏置电路及钳位电路；第一级运放电路包括两个电压输入端及一个电压输出端；第二级运放电路与偏置电路及第一级运放电路的电压输出端相连接；钳位电路与第一级运放电路的电压输出端相连接。上述比较器中通过增设钳位电路，可以将第一级运放电路的电压输出端的最高电压钳位至预设电压，在比较器工作过程中第一级运放电路的电压输出端的电压变化幅度较小，可以减小第一级运放电路的电压输出端的放电延时，从而提高比较器的翻转速度。

【技术实现步骤摘要】
比较器
本申请涉及集成电路
，特别是涉及一种比较器。
技术介绍
现有的比较器被广泛应用于各个领域，比较器的一个要求为能够快速得到比较的结果，以便于快速进行下一步处理，例如，当检测到过流异常时，希望尽快对该异常情况处理。但由于比较器本身固有的延时，经常会导致处理的速度滞后，比较器的翻转速度较慢，这个延时主要是比较器中第一级运放电路的输出端及第二级运放电路的输出端的节点充放电的延时所导致，譬如，当第一待比较电压VP大于第二待比较电压VN时，第一级运放电路的输出端的电路下拉，会从一个较高的电位下拉至地电位，当第一待比较电压VP小于第二待比较电压VN时，第一级运放电路的输出端的电位会被重新上拉至高电位。此外，比较器中第一级运放电路的输出信号的快速变化会耦合到第一待比较电压VP，形成回踢噪声(kickbacknoise)，不仅会对待比较电压造成干扰，还可能导致输出错误翻转。
技术实现思路
基于此，有必要针对现有技术中的比较器存在的由于输出端充放电延时而导致的比较器处理速度滞后、翻转速度较慢的问题，及会形成回踢噪声，对待比较电压造成干扰，导致输出错误翻转等问题进行改进。为了实现上述目的，一方面，本专利技术提供了一种比较器，包括：第一级运放电路、第二级运放电路、偏置电路及钳位电路；其中，所述第一级运放电路包括两个电压输入端及一个电压输出端；所述第一级运放电路的两个电压输入端用于输入待比较电压；所述第二级运放电路与所述偏置电路及所述第一级运放电路的电压输出端相连接；所述钳位电路与所述第一级运放电路的电压输出端相连接，用于将所述第一级运放电路的电压输出端的最高电压钳位至预设电压。上述比较器中通过增设钳位电路，可以将第一级运放电路的电压输出端的最高电压钳位至预设电压，在比较器工作过程中第一级运放电路的电压输出端的电压变化幅度较小，可以减小第一级运放电路的电压输出端的放电延时，从而提高比较器的翻转速度；此外，由于第一级运放电路的电压输出端的电压变化幅度较小，第一级运放电路的电压输出端的电压变化对输入的待比较电压的耦合作用也相应减小，可以减小输入的待比较电压的回踢噪声，避免对待比较电压造成干扰，确保输出的正确性；同时，上述比较器还具有结构简单，成本低及容易实现等优点。在其中一个实施例中，所述第一级运放电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管；其中，所述第一PMOS管的栅极与第一待比较电压相连接；所述第二PMOS管的栅极与第二待比较电压相连接；所述第三PMOS管的栅极与所述偏置电路相连接，所述第三PMOS管的漏极与所述第一PMOS管的源极及所述第二PMOS管的源极相连接；所述第一NMOS管的栅极与漏极短接，并与所述第一PMOS管的漏极相连接，所述第一NMOS管的源极接地；所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极相连接作为所述第一级运放电路的电压输出端，所述第二NMOS管的源极接地。在其中一个实施例中，所述钳位电路包括第一开关管，所述第一开关管的控制端及电流输入端与所述第一级运放电路的电压输出端相连接，所述第一开关管的电流输出端与所述第二NMOS的栅极相连接。在其中一个实施例中，所述第一开关管包括NMOS管。在其中一个实施例中，所述钳位电路还包括第二开关管，所述第二开关管的控制端及电流输入端与所述第一级运放的电压输出端相连接，所述第二开关管的电流输出端与所述第二级运放的电压输出端相连接。在其中一个示例中，所述第二级运放电路包括：第四PMOS管及第三NMOS管；其中，所述第四PMOS管的栅极与所述偏置电路相连接；所述第三NMOS管的栅极与所述第一级运放电路的电压输出端相连接，所述第三NMOS管的漏极与所述第四PMOS管的漏极相连接后作为所述第二级运放电路的电压输出端，所述第三NMOS管的源极接地。在其中一个示例中，所述偏置电路包括：第五PMOS管及电流源；其中，所述第五PMOS管的栅极与所述第一级运放电路及所述第二级运放电路相连接，所述第五PMOS管的漏极与所述电流源相连接。在其中一个实施例中，所述钳位电路包括开关管，所述开关管的控制端及电流输入端与所述第一级运放电路的电压输出端相连接，所述开关管的电流输出端与所述第二级运放电路的输出端相连接。在其中一个实施例中，所述开关管包括NMOS管。在其中一个实施例中，所述钳位电路包括开关管，所述开关管的电流输入端与所述第一级运放电路的电压输出端相连接，所述开关管的控制端与偏置电压相连接，所述开关管的电流输出端接地。在其中一个实施例中，所述开关管包括PMOS管或PNP型晶体管。在其中一个实施例中，所述钳位电路包括：第一开关管、第二开关管及第三开关管；其中，所述第一开关管的电流输入端与所述第一级运放电路的电压输出端相连接，所述第一开关管的控制端与所述第二开关管的电流输出端及所述第三开关管的电流输入端相连接；所述第二开关管的控制端接所述偏置电路；所述第三开关管的控制端与所述第三开关管的电流输入端短接，所述第三开关管的电路输出端接地。在其中一个实施例中，所述第一开关管包括PMOS管或PNP型晶体管，所述第二开关管包括PMOS管，所述第三开关管包括NMOS管。附图说明图1至图5为本专利技术不同实施例中的比较器的电路图。附图标记说明：10第一级运放电路11第二级运放电路12偏置电路13钳位电路具体实施方式为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。在一个实施例中，如图1至图5所示，本专利技术一种比较器，包括：第一级运放电路10、第二级运放电路11、偏置电路12及钳位电路13；其中，第一级运放电路10包括两个电压输入端及一个电压输出端；第一级运放电路10的两个电压输入端用于输入待比较电压；第二级运放电路11与偏置电路12及第一级运放电路10的电压输出端相连接；钳位电路13与第一级运放电路10的电压输出端相连接，钳位电路13用于将第一级运放电路10本文档来自技高网...

【技术保护点】
1.一种比较器，其特征在于，包括：第一级运放电路、第二级运放电路、偏置电路及钳位电路；其中，/n所述第一级运放电路包括两个电压输入端及一个电压输出端；所述第一级运放电路的两个电压输入端用于输入待比较电压；/n所述第二级运放电路与所述偏置电路及所述第一级运放电路的电压输出端相连接；/n所述钳位电路与所述第一级运放电路的电压输出端相连接，用于将所述第一级运放电路的电压输出端的最高电压钳位至预设电压。/n

【技术特征摘要】
1.一种比较器，其特征在于，包括：第一级运放电路、第二级运放电路、偏置电路及钳位电路；其中，
所述第一级运放电路包括两个电压输入端及一个电压输出端；所述第一级运放电路的两个电压输入端用于输入待比较电压；
所述第二级运放电路与所述偏置电路及所述第一级运放电路的电压输出端相连接；
所述钳位电路与所述第一级运放电路的电压输出端相连接，用于将所述第一级运放电路的电压输出端的最高电压钳位至预设电压。


2.根据权利要求1所述的比较器，其特征在于，所述第一级运放电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管；其中，
所述第一PMOS管的栅极与第一待比较电压相连接；
所述第二PMOS管的栅极与第二待比较电压相连接；
所述第三PMOS管的栅极与所述偏置电路相连接，所述第三PMOS管的漏极与所述第一PMOS管的源极及所述第二PMOS管的源极相连接；
所述第一NMOS管的栅极与漏极短接，并与所述第一PMOS管的漏极相连接，所述第一NMOS管的源极接地；
所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极相连接作为所述第一级运放电路的电压输出端，所述第二NMOS管的源极接地。


3.根据权利要求2所述的比较器，其特征在于，所述钳位电路包括第一开关管，所述第一开关管的控制端及电流输入端与所述第一级运放电路的电压输出端相连接，所述第一开关管的电流输出端与所述第二NMOS的栅极相连接。


4.根据权利要求3所述的比较器，其特征在于，所述第一开关管包括NMOS管。


5.根据权利要求3所述的比较器，其特征在于，所述钳位电路还包括第二开关管，所述第二开关管的控制端及电流输入端与所述第一级运放电路的电压输出端相连接，所述第二开关管的电流输出端与所述第二级运放电路的电压输出端相连接。


6.根据权利要求1所述的比较器，其特征在于，所述第二级运放电路包括：第四PMOS管...

【专利技术属性】
技术研发人员：季汝敏，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34