【技术实现步骤摘要】
具有磁性隧道结的非易失寄存器
本专利技术涉及寄存器
，特别是关于一种使用磁性随机存储器技术中磁性隧道结(MTJ)的非易失寄存器单元。
技术介绍
降低功耗和增加高速数据操作是下一代逻辑电路的主要目标。由于纳米级互补金属氧化物半导体(CMOS)技术中的漏电流，预计静态功耗会急剧增加。此外，先进超大规模集成电路(VLSI)中全局互连长度的增加导致功率和延迟的进一步增加。逻辑存储器架构，其中存储器组件分布在逻辑电路平面上，与非易失性存储器组合，预期实现超低功率和缩短互连延迟。但是，为了充分利用逻辑存储器架构，实现具有更短访问时间、无限耐久性和可扩展写入能力的非易失性寄存器非常重要。近年来，采用磁性隧道结(MagneticTunnelJunction,MTJ)的磁性随机存储器(Magneticrandomaccessmemory，MRAM)被人们认为是未来具有前景的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性自由层(FreeLayer，FL)，它可以改变磁化方向以记...
【技术保护点】
1.一种具有磁性隧道结的非易失寄存器单元，其特征在于该寄存器单元包括：/n差动放大器电路，其包含交叉连接的第一反相器和第二反相器，用以形成不平衡的触发器电路；/n所述第一反相器和所述第二反相器的第一端连接电源线，所述第一反相器和所述第二反相器的第二端接地；/n第一开关管与第二开关管分别连接所述第一反相器和所述第二反相器的输出端节点，所述第二开关管漏极连接控制电源端，所述第一开关管漏极连接相同或相近结构的第一磁隧道结第二端与第二磁隧道结第二端之间的节点，所述第一开关管与所述第二开关管的栅极连接读字线；/n所述第一磁隧道结第一端连接第三开关管源极，所述第二磁隧道结第一端连接源极...
【技术特征摘要】
1.一种具有磁性隧道结的非易失寄存器单元，其特征在于该寄存器单元包括：
差动放大器电路，其包含交叉连接的第一反相器和第二反相器，用以形成不平衡的触发器电路；
所述第一反相器和所述第二反相器的第一端连接电源线，所述第一反相器和所述第二反相器的第二端接地；
第一开关管与第二开关管分别连接所述第一反相器和所述第二反相器的输出端节点，所述第二开关管漏极连接控制电源端，所述第一开关管漏极连接相同或相近结构的第一磁隧道结第二端与第二磁隧道结第二端之间的节点，所述第一开关管与所述第二开关管的栅极连接读字线；
所述第一磁隧道结第一端连接第三开关管源极，所述第二磁隧道结第一端连接源极线；
所述第三开关管栅极连接写字线，所述第三开关管漏极连接位线；
其中，通过所述第一开关管、所述第二开关管与所述第三开关管对所述第一磁隧道结和所述第二磁隧道结进行读、写的控制。
2.如权利要求1所述具有磁性隧道结的非易失寄存器单元，其特征在于，所述第一反相器包括与第一NMOS晶体管串联连接的第一PMOS晶体管，第二反相器包括与第二NMOS晶体管串联连接的第二PMOS晶体管，所述第一NMOS晶体管与所述第一PMOS晶体管的栅极分别连接到所述第二PMOS晶体管的漏极和所述第二NMOS晶体管的漏极，所述第二NMOS晶体管与所述第二PMOS晶体管的栅极分别连接到所述第一PMOS晶体管的漏极和所述第一NMOS晶体管的漏极。
3.如权利要求2所述具有磁性隧道结的非易失寄存器单元，其特征在于，所述第一NMOS晶体管与所述第一PMOS晶体管的栅极同时连接到所述第二反相器的输出端节点；所述第二NMOS晶体管与所述第二PMOS晶体管的栅极同时连接到所述第一反相器的输出端节点。
4.如权利要求1所述具有磁性隧道结的非易失寄存器单元，其特征在于，所述第一开关管、所述第二开关管与所述第三开关管均为NMOS晶体管。
5.如权利要求4所述具有磁性隧道结的非易失寄存器单元，其特征在于，所述第一开关管的漏极连接所述第一磁隧道结与所述第二磁隧道结之间的节点，所述第一开关管的源极连接所述第一反相器的输出端节点，所述第一开关管的栅极连接所述读字线；所述第二开关管的漏极连接所述控制电源端，所述第二开关管的源极连接所述第二反相器的输出端节点，所述第二开关管的栅极连接所述读字线；所述第三开关的漏极连接所述位线，所述第三开关的栅极连接所述写字线，所述第三开关的源极...
【专利技术属性】
技术研发人员：戴瑾，何伟伟，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。