存储系统技术方案

本发明专利技术的实施方式提供能既抑制单元间相互干扰又减小存储控制器的写入缓冲量的存储系统。实施方式的存储系统具备：具有多个存储单元的非易失性存储器和存储控制器。所述多个存储单元能存储三位的数据。所述多个存储单元分别使所述三位中的第一位与第一页对应、第二位与第二页对应、第三位与第三页对应。所述存储控制器使所述非易失性存储器执行基于要在所述第一页写入的数据的第一编程。此外，所述存储控制器在所述第一编程后使所述非易失性存储器执行基于要在所述第二及第三页写入的数据的第二编程。

【技术实现步骤摘要】
存储系统本申请是于2017年1月23日提交的申请号为201710058817.8、名称为“存储系统及写入方法”的专利申请的分案申请。本申请要求以日本专利申请2016-131025号(申请日：2016年6月30日)为在先申请的优先权。本申请通过参照该在先申请而包括该在先申请的全部内容。
本专利技术的实施方式涉及存储系统及写入方法。
技术介绍
近年来的微细化得到了发展的三位(bit)/单元(cell)的NAND存储器中，一般地，为了避免单元之间相互干扰，而采取下述方法：在同时写入要在第一存储单元中存储的所有位之后，在相邻单元同样地同时写入所有位，然后，再在第一存储单元再写入(编程)所有位。但是，在使用该方法时，为了再写入而需要在控制器侧保持数据。作为同时编程所有位的方法，已知有1-3-3编码。该方法是将三位/单元的8个阈值电压的区域间的7个对三个位分别一个、三个、三个地进行分配的编码。但是，近年来的NAND存储器被三维化，所需的写入缓冲量增大，因此存储控制器的成本增大。因此，在三维的非易失性存储器中，也期望既抑制单元本文档来自技高网...

【技术保护点】
1.一种存储系统，具备：/n非易失性存储器，其具有多个存储单元，各存储单元能利用16个阈值区域来存储以第1位～第4位表示的4位的数据，所述16个阈值区域是将表示数据已被擦除的擦除状态的第1阈值区域和电压电平比所述第1阈值区域高且表示数据已被写入的写入状态的第2阈值区域～第16阈值区域合在一起的阈值区域；和/n存储控制器，其使所述非易失性存储器进行写入所述第1位以及所述第2位的数据的第1编程之后，使所述非易失性存储器进行写入所述第3位以及所述第4位的数据的第2编程，/n所述存储控制器构成为，使所述非易失性存储器进行所述第1编程，以使得所述存储单元中的阈值区域与所述第1位以及所述第2位的数据相应地...

【技术特征摘要】
20160630 JP 2016-1310251.一种存储系统，具备：
非易失性存储器，其具有多个存储单元，各存储单元能利用16个阈值区域来存储以第1位～第4位表示的4位的数据，所述16个阈值区域是将表示数据已被擦除的擦除状态的第1阈值区域和电压电平比所述第1阈值区域高且表示数据已被写入的写入状态的第2阈值区域～第16阈值区域合在一起的阈值区域；和
存储控制器，其使所述非易失性存储器进行写入所述第1位以及所述第2位的数据的第1编程之后，使所述非易失性存储器进行写入所述第3位以及所述第4位的数据的第2编程，
所述存储控制器构成为，使所述非易失性存储器进行所述第1编程，以使得所述存储单元中的阈值区域与所述第1位以及所述第2位的数据相应地成为表示数据已被擦除的擦除状态的第17阈值区域和电压电平比所述第17阈值区域高且表示数据已被写入的写入状态的第18阈值区域～第20阈值区域中的任一个阈值区域，
所述存储控制器构成为，使所述非易失性存储器进行所述第2编程，以使得所述存储单元中的阈值区域与所述第3位以及所述第4位的数据相应地从所述第17阈值区域～第20阈值区域中的任一个阈值区域成为所述第1阈值区域～第16阈值区域中的任一个阈值区域，
所述第n阈值区域的电压电平比所述第(n-1)阈值区域高，其中，n是2以上且16以下的自然数，
所述第k阈值区域的电压电平比所述第(k-1)阈值区域高，其中，k是18以上且20以下的自然数，
所述存储控制器构成为，在使所述非易失性存储器进行所述第2编程，以使得所述存储单元中的阈值区域与所述第3位以及所述第4位的数据相应地从所述第17阈值区域变为所述第1阈值区域～第16阈值区域中的任一个阈值区域的情况下，以使所述存储单元中的阈值区域变为所述第1阈值区域～第16阈值区域中的4个第21阈值区域中的任一个阈值区域的方式使所述非易失性存储器进行所述第2编程，
所述存储控制器构成为，在使所述非易失性存储器进行所述第2编程，以使得所述存储单元中的阈值区域与所述第3位以及所述第4位的数据相应地从所述第18阈值区域变为所述第1阈值区域～第16阈值区域中的任一个阈值区域的情况下，以使所述存储单元中的阈值区域变为所述第1阈值区域～第16阈值区域中的4个第22阈值区域中的任一个阈值区域的方式使所述非易失性存储器进行所述第2编程，
所述存储控制器构成为，在使所述非易失性存储器进行所述第2编程，以使得所述存储单元中的阈值区域与所述第3位以及所述第4位的数据相应地从所述第19阈值区域变为所述第1阈值区域～第16阈值区域中的任一个阈值区域的情况下，以使所述存储单元中的阈值区域变为所述第1阈值区域～第16阈值区域中的4个第23阈值区域中的任一个阈值区域的方式使所述非易失性存储器进行所述第2编程，
所述存储控制器构成为，在使所述非易失性存储器进行所述第2编程，以使得所述存储单元中的阈值区域与所述第3位以及所述第4位的数据相应地从所述第20阈值区域变为所述第1阈值区域～第16阈值区域中的任一个阈值区域的情况下，以使所述存储单元中的阈值区域变为所述第1阈值区域～第16阈值区域中的4个第24阈值区域中的任一个阈值区域的方式使所述非易失性存储器进行所述第2编程，
所述4个第23阈值区域的阈值区域以及所述4个第24阈值区域的阈值区域的电压电平都比所述4个第21阈值区域中的任一个阈值区域高，
所述4个第23阈值区域的阈值区域以及所述4个第24阈值区域的阈值区域的电压电平都比所述4个第22阈值区域中的任一个阈值区域高。


2.根据权利要求1所述的存储系统，
所述4个第22阈值区域是所述第1阈值区域～第16阈值区域中的连续的4个阈值区域，
所述4个第24阈值区域是所述第1阈值区域～第16阈值区域中的连续的4个阈值区域。


3.根据权利要求2所述的存储系统，
所述连续的4个第22阈值区域的电压电平比所述4个第21阈值区域中的1个阈值区域低，比所述4个第21阈值区域中的其余的3个阈值区域高。


4.根据权利要求3所述的存储系统，
所述第18阈值区域与所述第19阈值区域之间的电压电平的间隔比所述第17阈值区域与所述第18阈值区域之间的电压电平的间隔大。


5.根据权利要求2所述的存储系统，
所述连续的4个第24阈值区域的电压电平比所述4个第23阈值区域中的1个阈值区域低，比所述4个第23阈值区域中的其余的3个阈值区域高。


6.根据权利要求1所述的存储系统，
存在于所述第1阈值区域～第16阈值区域中的相邻的阈值区域之间的15个边界中的、用于所述第1位的数据值的判定的第1边界数量、用于所述第2位的数据值的判定的第2边界数量、用于所述第3位的数据值的判定的第3边界数量、用于所述第4位的数据值的判定的第4边界数量依次为1、4、5、5。


7.根据权利要求2所述的存储系统，
所述4个第21阈值区域是所述第1阈值区域～第16阈值区域中的连续的4个阈值区域，
所述4个第23阈值区域是所述第1阈值区域～第16阈值区域中的连续的4个阈值区域，
所述4个第22阈值区域的阈值区域的电压电平都比所述4个第21阈值区域中的任一个阈值区域高，
所述4个第24阈值区域的阈值区域的电压电平都比所述4个第23阈值区域中的任一个阈值区域高。


8.根据权利要求7所述的存储系统，
存在于所述第1阈值区域～第16阈值区域中的相邻的阈值区域之间的15个边界中的、用于所述第1位的数据值的判定的第1边界数量、用于所述第2位的数据值的判定的第2边界数量、用于所述第3位的数据值的判定的第3边界数量、用于所述第4位的数据值的判定的第4边界数量依次为1、2、6、6。


9.根据权利要求1所述的存储系统，
所述4个第22阈值区域中的2个阈值区域的电压电平比所述4个第21阈值区域中的2个阈值区域低，
所述4个第22阈值区域中的其余的2个阈值区域的电压电平比所述4个第21阈值区域中的任一个阈值区域高。


10.根据权利要求9所述的存储系统，
所述4个第24阈值区域中的2个阈值区域的电压电平比所述4个第23阈值区域中的2个阈值区域低，
所述4个第24阈值区域中的其余的2个阈值区域的电压电平比所述4个第23阈值区域中的任一个阈值区域高。


11.根据权利要求9所述的存储系统，
存在于所述第1阈值区域～第16阈值区域中的相邻的阈值区域之间的15个边界中的、用于所述第1位的数据值的判定的第1边界数量、用于所述第2位的数据值的判定的第2边界数量，用于所述第3位的数据值的判定的第3边界数...

【专利技术属性】
技术研发人员：原德正，柴田升，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP