用以提高固态驱动器的操作速度的NAND接口设备制造技术

本公开涉及一种用以提高固态驱动器的操作速度的NAND接口设备。一种装置包括前端口、多个后端口和多个开关。前端口可以被配置为向控制器发送数据和从控制器接收数据。多个后端口可以各自被配置为向存储器的多个逻辑单元中的发送数据和从所述一个逻辑单元接收数据。多个开关可以各自被配置为响应于输入而将前端口连接到后端口中的一个。输入可以从控制器被接收，并且也可以被提供给存储器。

【技术实现步骤摘要】
用以提高固态驱动器的操作速度的NAND接口设备
本专利技术大体上涉及一种固态驱动器，并且更具体地涉及一种用于实现用以提高固态驱动器的操作速度的NAND接口设备的方法和/或装置。
技术介绍
固态驱动器(SSD)是一种计算机存储介质，与硬盘驱动器相比，这些固态驱动器具有增强的性能和降低的功耗。固态驱动器(SSD)通常由闪速控制器组成，闪速控制器与几个NAND信道进行通信。每个NAND信道连接到一个或多个NAND目标。每个目标可以包括一个或多个逻辑单元(LUN)。在闪速控制器连接到NAND目标组的NAND信道中，存在固有的性能极限。所有目标和LUN共享相同的NAND总线。闪速控制器可以将所有的LUN视为集总负载。由于LUN被视为集总负载，NAND总线不能以LUN能够操作的最大额定速度操作。此外，在任何时候，只有LUN中的一个LUN可以将数据移入或移出闪速控制器。由于多个LUN的增加的加载和寻址多个LUN的信号干扰问题，闪速控制器不得不减慢NAND总线的传输速度。当由于LUN驻留在5个不同的封装或端口中而存在反射时，信号干扰可能会特别成问题。期望实现一种NAND接口设备，用以提高固态驱动器的操作速度。
技术实现思路
本专利技术涉及一种包括前端口、多个后端口和多个开关的装置。前端口可以被配置为向/从控制器发送/接收数据。多个后端口可以各自被配置为向/从存储器的多个逻辑单元中的一个逻辑单元发送/接收数据。多个开关可以各自被配置为响应于输入而将前端口连接到后端口中的一个后端口。输入可以从控制器被接收，并且也可以被提供给存储器。附图说明根据以下详细描述、所附权利要求和附图，本专利技术的实施例将清楚。图1是图示本专利技术的实施例的图。图2是图示本专利技术的示例实施例的框图。图3是图示本专利技术的备选示例实施例的框图。图4是图示用以提高固态驱动器的操作速度的NAND接口设备的框图。图5是图示提高固态驱动器的操作速度的NAND闪速复用器的框图。图6是图示被实现在每信道多目标固态驱动器中的本专利技术实施例的框图。图7是图示提高固态驱动器的操作速度的NAND闪速桥的框图。具体实施方式本专利技术的实施例包括提供NAND接口设备来提高固态驱动器的操作速度，该固态驱动器可以(i)将闪速控制器连接到多个闪速存储器目标，(ii)重新使用芯片使能信号来选择闪速存储器目标，(iii)在不从闪速控制器中添加额外的引脚的情况下被实现，(iv)使得存储器总线能够以更接近闪速存储器的最大潜在速度的速度操作，(v)减少被闪速控制器看见的负载量，(vi)使得去往闪速控制器的总线能够以不同于去往闪速存储器目标的总线的速度操作，(vii)基于可用的端口数目来增加带宽，(viii)被实现为系统级封装，(ix)被实现为多芯片组件和/或(x)被实现为一个或多个集成电路。参照图1，示出了图示本专利技术的实施例的图。示出了固态驱动器(SSD)50的示例实施例。在所示出的示例中，SSD50可以实现非易失性存储器快速(NVMe)类型的存储介质。当示出NVMeSSD50时，SSD50可以被实现为其他形状因数(例如SATA2、SATA3、PCie等)。SSD50的形状因数可以根据特定实现的设计准则而变化。SSD50可以包括引脚连接器52和凹口54。引脚连接器52可以被配置为将SSD50连接到主机设备(例如台式计算机、膝上型计算机、平板计算设备、智能电话等)。凹口54可以是SSD50的电路板上的切口。凹口54可以为螺钉提供空间，以将SSD50固定在另一部件上。螺钉可以通过凹口54被插入，并且螺钉的头部可以置于SSD50上，以将SSD50保持在主板(或PCie适配器板或USB适配器板等)上的适当位置。引脚连接器52可以是B键和M键型连接器。在一些实施例中，引脚连接器52可以是M键型连接器。在一些实施例中，引脚连接器52可以使得SSD50能够使用PCie3.0协议使用四个通道(例如大致16GBps的传输速度)与主机设备通信。在一些实施例中，引脚连接器52可以使得SSD50能够使用PCie4.0协议使用至多四个通道(例如大致32GBps的传输速度)与主机设备通信。在示例中，SSD50可以是2280大小的驱动器(例如22mmx80mm)。在另一示例中，SSD50可以是2260大小的驱动器(例如22mmx60mm)。SSD50的其他大小可以被实现(例如2242、22110等)。SSD50的大小、引脚连接器52的形状和/或由引脚连接器52实现的传输协议可以根据特定实现的设计准则而变化。SSD50可以包括块(或电路)60、块(或电路)70a-70c和/或块(或电路)100。电路60可以实现闪速控制器。电路70a-70c可以实现闪速存储器封装。电路100可以实现存储接口设备。SSD50可能包括其他部件(未示出)。在示例中，SSD50可以包括RAM模块。SSD50的部件的数目、类型和/或布置可以根据特定实现的设计准则而变化。闪速控制器60可以实现处理器，该处理器被配置为控制和/或管理去往/来自闪速存储器封装70a-70c和/或引脚连接器52(例如，与软管设备通信)的输入/输出。在一些实施例中，闪速控制器60能够达到的传输速率可以确定闪速存储器封装70a-70c中所存储的数据被访问和/或被写入的速度有多快。闪速控制器60可以被配置为将数据从主机计算机输送到闪速存储器封装70a-70c。闪速控制器60可以被配置为将数据从闪速存储器封装70a-70c输送到主机计算机。闪速控制器60可以包括多个引脚，每一引脚具有指定的功能。在一个示例中，闪速控制器60和/或引脚连接器52可以被配置为作为用于SSD50的NVMe接口操作。闪速存储器封装70a-70c可以被配置为存储计算机可读数据。闪速存储器封装70a-70c可以包括非易失性存储器。在示例中，闪速存储器封装70a-70c可以包括NAND存储器。闪速存储器封装70a-70c可以被配置为与闪速控制器60通信以存储(写入操作)和/或提供(读取操作)计算机可读数据。在一些实施例中，闪速存储器封装70a-70c能够达到的传输速率可以确定数据被写入到闪速存储器封装70a-70c和/或从这些闪速存储器封装70a-70c被读取的速度有多快。在所示出的示例中，三个闪速存储器封装70a-70c在SSD50的一侧上。在一些实施例中，SSD50可以包括在SSD50背侧上的附加闪速存储器封装。SSD50可以包括任何数目的闪速存储器封装(例如70a-70n)。图中示出电路100被实现为与闪速控制器60和闪速存储器封装70a-70c分离的芯片封装。在所示出的示例中，图中示出电路100被实现在闪速控制器60与闪速存储器封装70a-70c之间。电路100可以被配置为提高SSD50的操作速度。参照图2，示出了图示本专利技术的示例实施例的框图。示出了系统80。系统80可以是用于将数据存储到SSD50和/或从SSD50中检索数据的数据路径的框图。系统80可以包括闪本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n前端口，被配置为向控制器发送数据和从控制器接收数据；/n多个后端口，每个后端口被配置为向存储器的多个逻辑单元中的一个逻辑单元发送所述数据和从所述一个逻辑单元接收所述数据；以及/n多个开关，每个开关被配置为响应于输入而将所述前端口连接到所述后端口中的一个后端口，/n其中所述输入(a)从所述控制器被接收，并且(b)也被提供给所述存储器。/n

【技术特征摘要】
20191029 US 16/667,1941.一种装置，包括：
前端口，被配置为向控制器发送数据和从控制器接收数据；
多个后端口，每个后端口被配置为向存储器的多个逻辑单元中的一个逻辑单元发送所述数据和从所述一个逻辑单元接收所述数据；以及
多个开关，每个开关被配置为响应于输入而将所述前端口连接到所述后端口中的一个后端口，
其中所述输入(a)从所述控制器被接收，并且(b)也被提供给所述存储器。


2.根据权利要求1所述的装置，其中将所述前端口连接到所述后端口中的一个后端口，使得由所述控制器所见的负载从与所有所述多个逻辑单元对应的集总负载，减小到与所述逻辑单元中的一个逻辑单元对应的单个负载。


3.根据权利要求2所述的装置，其中所述负载包括输入电容。


4.根据权利要求1所述的装置，其中所述输入是芯片使能信号，所述芯片使能信号由所述控制器生成，用以选择所述逻辑单元中的一个逻辑单元。


5.根据权利要求4所述的装置，其中(i)所述芯片使能信号从所述控制器的引脚被传送，并且
(ii)所述引脚被用于向所述存储器和所述装置输送所述芯片使能信号。


6.根据权利要求1所述的装置，其中(i)所述控制器是用于固态驱动器的闪速控制器，(ii)所述存储器是NAND闪速存储器，并且(iii)所述逻辑单元中的每个逻辑单元包括NAND目标裸片。


7.根据权利要求6所述的装置，其中所述固态驱动器具有NVMe接口。


8.根据权利要求1所述的装置，其中所述输入被配置为调整所述多个开关，以(i)选择所述后端口中的一个后端口，并且(ii)取消选择尚未被选择的所述多个后端口中的每个后端口。


9.根据权利要求8所述的装置，其中尚未被选择的所述后端口中的每个后端口在以下状态中的至少一个状态下操作：总线保持状态、上拉状态、下拉状态和高阻抗状态。


10.根据权利要求1所述的装置，其中所述装置被实现在用于所述存储器的信道总线上。


11.根据权利要求10所述的装置，其中(i)固态驱动器实现多个所述装置，并且(ii)所述装置中的每个装置被实现在由所述固态驱动器实现的多个存储器信道中的一个存储器信道上。


12.根据权利要求10所述的装置，其中将所述后端口中的一个后端口连接到所述前端口，使得所述信道总线能够大致以所述逻辑单元中的一个逻辑单元的最大接口速度操作。

【专利技术属性】
技术研发人员：翟书兵，许长喜，
申请(专利权)人：瑞萨电子美国有限公司，
类型：发明
国别省市：美国;US