处理器阵列制造技术

本发明专利技术提供了一种集成有一定冗余度的处理器阵列。特别地，除实现预定功能或设备功能所要求的数量以外，处理器阵列还包括一个或多个备用的、或冗余的阵元行。如果在设备中的一个处理器出现故障，那么不再使用包含有故障处理器的整行，并用备用行来代替。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种处理器阵列，尤其涉及一种具有一定冗余度的处理器阵列，该冗余度允许该处理器阵列正常操作，即使在存在一个或多个故障处理器的情况下。
技术介绍
GB-A-2370380号专利公开了一种处理器阵列，其中，数据处理功能分布于阵列的处理器中，处理器通过总线和开关元件连接，开关元件决定数据如何从一个阵元传送到另一个阵元。半导体器件的制造过程并不是完美的。这些不完美导致分布于硅晶片上的点缺陷。在给定缺陷密度的情况下，管芯尺寸越大，器件具有缺陷的比例就会越高。对于大多数半导体器件，如果管芯上任意位置发生缺陷，那么就必须废弃该管芯，因为器件中的所有电路都要求正确运行。对于这一个已知的例外是存储装置的情况，诸如随机存储器(RAM)。这种情况下，因为大量装置包括存储单元的规则阵列，存储单元的备用(冗余)列可以结合到装置中，该冗余列可以代替在检测期间检测到有缺陷的列。为了实现有缺陷列的替换，通过激光熔丝控制，在电路中加入开关。根据检测获取的信息结果，选择性地烧断这些熔丝。这提高了可以从晶片获取的可用装置的比例。
技术实现思路
本专利技术提供了一种处理部件阵列，其可以结合一定程度的冗余。特别地，该阵列除实现预定功能或装置功能所要求的数量以外，还包括一个或多个备用、或冗余的阵元行。如果在装置中的一个处理器出现故障，那么包含缺陷处理器的整行都不再使用，并用备用行来代替。根据本专利技术的第一方面，提供了替换故障处理器元件的方法，在包括排列在行和列阵列中的多个处理器元件的处理器阵列中，处理器元件通过在行和列之间延伸的总线以及通过位于总线交点处的开关相互连接，阵列包括冗余行，最初不给冗余行分配任何功能。如果发现第一处理器元件出现故障，就将功能从包含所述第一处理器的行去除，替代地，将该功能分配到冗余行。这样，允许执行所要求的功能，甚至在包括有故障处理器元件的装置上仍然可以执行所要求的功能。这可以显著提高从制造过程中获取的可用装置的比例。根据本专利技术的第二方面，提供了一种处理器阵列，其包括多个处理器元件，排列在行和列阵列中，其中，各行处理器元件的排列与其他各行处理器元件的排列相同；水平总线对，在处理器元件行之间延伸，每个总线对都包括在第一方向上传送数据的第一水平总线和在与第一方向相反的第二方向上传送数据的第二水平总线；垂直总线，在处理器元件列之间延伸，其中，一些对处理器元件的相邻列没有在其间延伸的垂直总线，但其他对相邻列之间有在第一方向上传输数据的两条总线，和在与第一方向相反的第二方向上传输数据的两条总线；以及，开关，位于水平总线与垂直总线的交点上。该阵列，特别是垂直总线的非均匀排列，允许最有效地运用根据本专利技术第一方面所述的方法。附图说明为了更好地理解本专利技术，并示出本专利技术是如何实施的，下面将通过实施例和附图进行说明，其中图1是根据本专利技术的阵列的框图。图2是在图1的阵列中的开关的方框图。图3是图1的阵列的一部分的半导体晶片的放大框图。图4是用于制造图1的阵列的半导体晶片的示意图。图5是图1的阵列的方框图，示出了可能的故障的影响。图6至图16是图1的阵列的一部分的放大方框图，示出了如果发生可能缺陷的装置的操作。具体实施例方式图1示出了根据本专利技术的阵列结构。该阵列结构通常在第GB-A-2370380号专利与第GB-A-2370381号专利中描述，在此结合其作为参考，以下将进一步描述本专利技术所作的修改。该阵列包括排列成矩阵的多个阵元20。为了简单说明，图1中所述实例含有6行，每行包括10个阵元(AE0，AE1，...，AE9)，给出了总共60个阵元，但是本专利技术的实际实施例可以具有例如总共超过400个阵元。每个阵元20都通过各自的连接器50连接到从左向右延伸的各自的第一水平总线32，并连接到各自的从右向左延伸的第二水平总线36。水平总线部分32、36在开关55处连接到向上延伸的垂直总线部分41、43和向下延伸的垂直总线部分42、44。特别地，每个开关55都具有左至右输入水平总线部分32，右至左输入水平总线部分36，两条向上的输入垂直总线部分41、43，和两条向下的输入垂直总线部分42、44，加上左至右输出水平总线部分32，右至左输出水平总线部分36，两条向上的输出垂直总线部分41、43，和两条向下的输出垂直总线部分42、44。所有水平总线部分32、36和垂直总线部分41、43、42、44都为32比特位宽。因此，处理器元件的一些相邻列对(如AE1与AE2，AE6与AE7)之间没有在其间延伸的垂直总线，其它相邻列对有(如AE4与AE5，AE8与AE9)在其间延伸的在第一方向上传送数据的两条总线，和在与第一方向相反的第二方向上传送数据的两条总线。在一组四列阵元后提供两对垂直总线，而不是在一组两列阵元后提供一对垂直总线，这种不均匀间隔排列将更有效率，原因将在下面描述。图2示出一个开关55的结构，各开关是相同的。开关包括随机存储器RAM 61，其预加载有数据。开关55由控制器60在本地控制，控制器包含计数器，计数器计数按预定顺序排列的RAM 61的地址。无限重复该相同的顺序，以系统时钟周期测量，一次完成该顺序所占用的时间被作为顺序周期。在各个时钟周期，来自RAM61的输出数据被加载到寄存器62，并且使用多路复用器64将寄存器62的内容用来选择用于每个输出总线66的源。用于输出总线66的源可以为六条输入总线的任意一条，即左至右输入水平总线部分LeftIn，右至左输入水平总线部分RightIn，两条向上的输入总线部分Up1In和Up2In，或两条向下的输入总线部分Down1In和Down2In。此外，可以选择值零作为输出总线的源，也可以是在以前时钟周期期间输出总线上的值，该值在寄存器62中的一比特的控制下被加载到寄存器65中。当不使用输出总线时，最好选择零作为源，以使总线上的值将持续几个时钟周期保持不变，从而保持电能。尽管用于每个输出总线的一个开关55包括六个这样的多路复用器和相关的寄存器，在图2中，仅示出了一个多路复用器64和其相关寄存器65。开关55的最大组件是RAM 61，尽管通常按RAM标准来看，这还是小的。因此，RAM 61的尺寸在很大程度上由RAM的地址解码部规定。因为这不取决于开关55中切换的总线数量，所以与在每组两列阵元后提供一对垂直总线和在每行中提供一个开关相比，在一组四列阵元后提供两对垂直总线和在每行中提供一个开关，可以使器件的整体尺寸缩小。图3更详细地示出了在连接器50处每个阵元20如何连接到水平总线部分32、36。每个这样的连接器50都包括多路复用器51，该总线部分被定义为在两个这样的多路复用器51之间的部分。每个左至右水平总线部分32通过连接部21连接到各自阵元20的输入。各阵元20的输出22通过另一个多路复用器51连接到各自的右至左水平总线部分36。每个多路复用器51都由相关阵元20中的电路(未显示)控制，该电路决定多路复用器是输出输入总线部分上的数据还是阵元输出上的数据。阵列中的所有通信都以预定顺序发生，持续预定数量(例如，1024个)的时钟周期(以上描述的顺序周期)。每个开关和每个阵元都包含计数器，计算顺序周期。如上所述，在该序列的每个周期中，每个开关都从八个可能源中一个选择数据到其六条输出总线的每条上。在预定周期，阵本文档来自技高网...

【技术保护点】
一种替换故障处理器元件的方法，在包括以行和列阵列设置的多个处理器元件的处理器阵列中，所述处理器元件通过在行和列之间延伸的总线以及位于所述总线交叉点上的开关相互连接，所述阵列包括冗余行，最初不给冗余行分配功能，所述方法包括：如果发现第 一处理器元件有故障，从包含所述第一处理器元件的所述行去除功能，并分配功能到冗余行。

【技术特征摘要】
【国外来华专利技术】GB 2002-7-19 0216880.51.一种替换故障处理器元件的方法，在包括以行和列阵列设置的多个处理器元件的处理器阵列中，所述处理器元件通过在行和列之间延伸的总线以及位于所述总线交叉点上的开关相互连接，所述阵列包括冗余行，最初不给冗余行分配功能，所述方法包括如果发现第一处理器元件有故障，从包含所述第一处理器元件的所述行去除功能，并分配功能到冗余行。2.根据权利要求1所述的方法，包括将从包含所述第一处理部件的行去除的功能分配到相邻行；以及根据需要，将功能从所述相邻行重新分配到与所述相邻行相邻的另一行，直到功能已经分配到所述冗余行。3.根据权利要求2所述的方法，其中，所述冗余行位于所述阵列的边缘。4.根据权利要求1或2所述的方法，其中，在所述处理器阵列的操作中，在时隙期间，在处理器元件的行之间延伸的水平总线上以及在处理器元件的列之间延伸的垂直总线上，在处理器元件之间传输数据，还包括当分配功能到所述处理器元件时，在不使用任何垂直总线的情况下，在第一时隙期间定时将数据从第一处理器元件传输到第二处理器元件，为在垂直总线部分上的所述数据传输保留所述时隙，所述垂直总线部分用于功能重新分配的情况下，在确定所述第一处理器元件或所述第二处理器元件出现故障后进行功能的重新分配。5.一种将功能分配到处理器阵列的...

【专利技术属性】
技术研发人员：威廉罗宾斯，迈克尔戴维森，西蒙豪厄尔，安东尼彼得约翰克莱唐，
申请(专利权)人：皮科芯片设计有限公司，
类型：发明
国别省市：GB[英国]