【技术实现步骤摘要】
本专利技术涉及一种，具体地说涉及用于所谓的可重配置运算设备单元组的状态转换目标确定方法，其中定序器为所述运算设备单元组控制该运算设备单元组的状态，以使得可控制该运算设备单元组所执行的运算处理内容，本专利技术具体地说还涉及一种运算装置，其包括执行上述状态转换目标确定方法的可重配置运算设备单元组。
技术介绍
作为包括这种可重配置运算设备单元组的运算装置，日本在先公开专利申请No.2001-312481公开了一种阵列型处理器。在该处所公开的技术中，当产生运算设备单元组的后续状态时，使用一个所谓的CAM(上下文地址存储器)，运算设备单元组的后续状态由CAM的输出值确定。图1示出了该阵列型处理器。如图所示，阵列型处理器1包括状态转换管理部件，其中，操作控制总线2103、事件通知总线2104和外部事件总线2107电连接到该状态转换管理部件；以及数据路径部件2102，在其中，多个在来自状态转换管理部件2101的控制下执行运算处理的处理器元件(PE)2105和多个执行电连接的可编程开关元件(PSE)2106电连接到一起，以形成二维阵列。独立地提供上述状态转换管理部件2101和...
【技术保护点】
一种运算装置，包括： 多个运算设备单元； 存储设置信息的配置存储器，所述设置信息被提供来用于设置所述多个运算设备单元的每个预定状态；以及 定序器，其通过输出指定了存储在所述配置存储器中的配置信息当中的相关信息的转换目标地址，来控制所述多个运算设备单元，所述配置信息包括提供来用于设置所述运算设备单元的每个状态的设置信息，其中： 所述定序器基于预先加载的任务信息和从所述多个运算设备单元输出的转变条件信号来执行操作，并产生到所述配置存储器的转换目标地址。
【技术特征摘要】
JP 2004-6-30 194798/20041.一种运算装置，包括多个运算设备单元；存储设置信息的配置存储器，所述设置信息被提供来用于设置所述多个运算设备单元的每个预定状态；以及定序器，其通过输出指定了存储在所述配置存储器中的配置信息当中的相关信息的转换目标地址，来控制所述多个运算设备单元，所述配置信息包括提供来用于设置所述运算设备单元的每个状态的设置信息，其中所述定序器基于预先加载的任务信息和从所述多个运算设备单元输出的转变条件信号来执行操作，并产生到所述配置存储器的转换目标地址。2.如权利要求1所述的运算装置，包括转变条件信号产生部件，其在作为所述多个运算设备单元的运算结果而检测到预定分支条件时产生到所述定序器的所述转变条件信号。3.如权利要求2所述的运算装置，其中所述转变条件信号产生部件设置在所述多个运算设备单元内部。4.如权利要求1所述的运算装置，其中所述定序器包括状态表，其具有输入到其中的所述配置存储器的当前转换目标地址，并输出操作码，用于确定预定转换目标地址产生方法，并根据所述操作码的内容输出跳转偏移值；并且通过基于所述操作码、来自所述状态表的跳转偏移值以及所述转变条件信号的操作，转换目标地址产生部件确定后续将应用的转换目标地址。5.如权利要求1所述的运算装置，其中提供了一个部件来从外部向所述配置存储器输入所述提供来用于设置所述多个运算设备单元的每个状态的设置信息。6.如权利要求1所述的运算装置，其中输出到所述定序器的转变条件信号包括转变条件码和转变条件产生信号，所述转变条件码表明从所述多个运算设备单元内部产生的预定转变条件的内容，所述转变条件产生信号表明实际应用所述转变条件的定时。7.如权利要求1所述的运算装置，包括网络部件，其根据来自所述配置信息当中的所述转换目标地址所指定的信息，开关控制所述多个运算设备单元之间的电连接。8.如权利要求4所述的运算装置，其中所述状态表包括RAM或ROM。9.如权利要求4所述的运算装置，其中所述确定所述预定转换目标地址产生方法的操作码指定了下述模式中的任一种顺序模式，用于向预定地址值加1；无条件跳转模式，用于将地址无条件地改变相关跳转偏移值；以及条件分支执行模式，用于在接收到所述转变条件信号时将所述地址改变所述跳转偏移值，或者在未接收到所述转变条件信号时，仅将所述预定地址值加1。10.如权利要求4所述的运算装置，其中提供了一种模式来用于通过将所述跳转偏移值加到由所述多个运算设备单元确定的跳转寄存器值，来产生所述转换目标地址。11.如权利要求4所述的运算装置，其中存储在所述状态表中的跳转偏移值表示与设置在预定基址寄存器中的值相关的偏...
【专利技术属性】
技术研发人员：齐藤美寿，藤沢久典，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。