本发明专利技术涉及数字信号处理机的数据记录方法及其模块。用于数字信号处理机实时数据记录的闪存阵列存储方法，其特征在于：（１）数字信号处理机与用于数字信号处理机实时数据记录的模块之间的信息交换通道采用ＳＨＡＲＣ ＤＳＰ芯片的链路口；（２）用于数字信号处理机实时数据记录的模块的闪存阵列的存储介质是ＮＡＮＤ闪存芯片。用于数字信号处理机实时数据记录的模块，其特征在于：控制电路包括ＳＨＡＲＣ ＤＳＰ芯片；存储电路包括１－２片ＮＯＲ闪存芯片和ＮＡＮＤ闪存阵列；接口电路包括插座和匹配电阻，匹配电阻与ＳＨＡＲＣ ＤＳＰ芯片的链路口连接；控制电路产生ＮＯＲ闪存芯片和ＮＡＮＤ闪存芯片的接口控制协议与之交换数据。它具有可靠性高、数据传送与记录速度快、容量大的特点。
【技术实现步骤摘要】
本专利技术涉及数字信号处理机的数据记录方法及其模块，特别涉及雷达、声纳信号处理、实时控制等数据/信号处理系统的数据存储方法。
技术介绍
目前大容量存储设备可以采用光盘、硬盘和电子盘。由于记录速度和抗震能力的限制光盘不可能用于数字信号处理机的调试与实时数据记录，而硬盘因为抗震能力较弱同时它对工作温度的要求也较严格，无法满足数字信号处理机调试和数据记录地需要。目前的电子盘技术并没有针对数字信号处理机的数据实时记录要求进行设计，存在与数字信号处理机之间数据传送速度慢，记录速度慢，不能自动回收“过时”数据等缺点。综上所述，需要针对数字信号处理机实时数据记录的特点设计新的大容量存储设备。
技术实现思路
本专利技术的目的在于提供一种用于数字信号处理机实时数据记录的闪存阵列存储方法及其模块，它具有可靠性高、数据传送速度快的特点。为了实现上述目的，本专利技术的技术方案是用于数字信号处理机实时数据记录的闪存阵列存储方法，其特征在于(1).数字信号处理机与用于数字信号处理机实时数据记录的模块之间的信息交换通道采用SHARC DSP芯片的链路口(Link Port)；(2).用于数字信号处理机实时数据记录的模块的闪存阵列的存储介质是NAND(NANDFlash Memory)闪存芯片。由2-64片NAND闪存芯片组成NAND闪存阵列，把NAND闪存阵列进行分组，每组大小相同，每次使用前，根据数字信号处理机要求的记录量选取2-32个数目的分组用来记录数据，并查询NOR(NOR Flash Memory)闪存，找出所需数目的最久没有使用的分组用来记录数据，每组的使用情况保存在NOR闪存中。一种实现上述方法的用于数字信号处理机实时数据记录的模块，主要由控制电路、存储电路、接口电路和电源电路组成，电源电路提供电源；其特征在于控制电路包括SHARCDSP芯片、复位控制芯片、可编程逻辑器件、时钟电路；存储电路包括1-2片NOR闪存芯片和NAND闪存阵列，NAND闪存阵列由2-64片NAND闪存芯片组成；接口电路包括SHARC DSP芯片的链路口插座和匹配电阻，SHARC DSP芯片的链路口插座与匹配电阻相连接，匹配电阻与SHARCDSP芯片的链路口连接；控制电路产生NOR闪存芯片和NAND闪存芯片的接口控制协议与之交换数据。本专利技术采用2-64片NAND闪存芯片组成大容量可扩展的NAND闪存阵列(存储阵列)，借助SHARC DSP芯片的高速链路口进行数据通信。在NAND闪存阵列管理程序的驱动下，利用存储电路和控制电路完成数据外存储。本专利技术数据记录速度快、功率低、无驱动器可应用于雷达、声纳信号处理、实时控制等数据/信号处理系统。因为数据存储单元由固态器件构成，可以在高低温和振动等环境下可靠地工作，满足数字信号处理机调试、试验与工作过程中实时数据记录等需求。同现有技术相比较，本专利技术具有如下优点采用NAND闪存芯片构成超大容量的NAND闪存阵列，容量大、可扩展、体积小、功耗低、抗恶劣环境、可靠性高；数据传送和记录速度快且不易损坏，数据可保存10年或以上；闪存芯片可擦写100万次或以上；利用高性能DSP进行数据通信和闪存阵列的控制具有速度快，效率高，体积小，功耗低，性价比高，易于开发等一系列长处。附图说明图1是本专利技术用于数字信号处理机实时数据记录的模块的硬件原理框图图2是本专利技术用于数字信号处理机实时数据记录的模块实时数据记录的软件原理框图图3是本专利技术用于数字信号处理机实时数据记录的模块数据读取的软件原理框图图4是本专利技术用于数字信号处理机实时数据记录的模块的电路原理图(第1页，控制电路部分)图5是本专利技术用于数字信号处理机实时数据记录的模块的电路原理图(第2页，控制电路部分)图6是本专利技术用于数字信号处理机实时数据记录的模块的电路原理图(第3页，存储电路部分、接口电路部分)图7是本专利技术用于数字信号处理机实时数据记录的模块的电路原理图(第4页，存储电路部分)具体实施例方式用于数字信号处理机实时数据记录的闪存阵列存储方法，(1).数字信号处理机与用于数字信号处理机实时数据记录的模块之间的信息交换通道采用SHARC DSP芯片的链路口(Link Port)；(2).用于数字信号处理机实时数据记录的模块的闪存阵列的存储介质是NAND(NANDFlash Memory)闪存芯片。由2-64片NAND闪存芯片组成NAND闪存阵列，把NAND闪存阵列进行分组，每组大小相同，每次使用前，根据数字信号处理机要求的记录量选取2-32个数目的分组用来记录数据，并查询NOR(NOR Flash Memory)闪存，找出所需数目的最久没有使用的分组用来记录数据，每组的使用情况保存在NOR闪存中，从而实现分组的循环使用。图1是采用SHARC DSP、NAND闪存和NOR闪存构成用于数字信号处理机实时数据记录的模块的硬件原理框图。用于数字信号处理机实时数据记录的模块，主要由控制电路、存储电路、接口电路和电源电路组成，电源电路提供电源；控制电路产生NOR闪存芯片和NAND闪存芯片的接口控制协议与之交换数据。控制电路包括SHARC DSP芯片、复位控制芯片、可编程逻辑器件、总线电平转换芯片、时钟电路。美国Analog Devices公司的SHARC DSP芯片具有六个4bit数据线的链路口，每路可达40Mbytes/sec，六路可达240Mbytes/sec，链路口通信协议比较简单，既可以利用其它SHARC与存储模中的SHARC进行高速数据传输，也在数字信号处理机中利用FPGA实现链路口协议实现与本用于数字信号处理机实时数据记录的模块之间的数据交换。复位控制芯片产生上电复位信号。可编程逻辑器件产生SHARC DSP正常工作所需的控制信号和SHARC DSP访问存储电路所需的控制信号。总线电平转换芯片将SHARC DSP芯片外部接口的TTL电平转换成NAND闪存芯片可以接收的LVTTL电平。如果所用的LVTTL电平的SHARC DSP芯片可以不用总线电平转换芯片。时钟电路包括时钟发生芯片和时钟信号整形芯片。时钟发生芯片产生SHARC DSP芯片正常工作所需的时钟信号，经过整形之后送给SHARC DSP芯片和可编程逻辑器件。存储电路包括1-2片NOR闪存芯片和NAND闪存阵列，NAND闪存阵列由2-64片NAND闪存芯片组成。NOR闪存芯片数量为1-2片，NOR闪存也可以用NVRAM代替。NAND闪存阵列以簇为单位，每簇由4片8位的NAND闪存芯片或者由2片16位的NAND闪存芯片扩展成32位构成。可以根据不同的应用情况，采用1个簇或多个簇组成NAND闪存阵列。NAND闪存阵列，简称闪存阵列。接口电路包括SHARC DSP芯片的链路口插座和匹配电阻。每个链路口插座经过匹配电阻后在模块内部连接到SHARC DSP芯片的一个链路口。电源电路包括电压转换芯片和电源插座，外接直流电源通过电源插座向本模块提供5V供电，电压转换芯片将5V电压转换成3.3V。如果所有的器件都是3.3V供电的，可以使用3.3V的外接直流电源，不用电压转换芯片。下面介绍用于数字信号处理机实时数据记录的闪存阵列存储方法的工作流程。首先介绍一下相关的NOR闪存芯片和NAND闪存阵列的存储芯片。NOR闪存NOR闪存按照扇区进行本文档来自技高网...
【技术保护点】
用于数字信号处理机实时数据记录的闪存阵列存储方法，其特征在于：（１）．数字信号处理机与用于数字信号处理机实时数据记录的模块之间的信息交换通道采用ＳＨＡＲＣＤＳＰ芯片的链路口；（２）．用于数字信号处理机实时数据记录的模块的 闪存阵列的存储介质是ＮＡＮＤ闪存芯片。
【技术特征摘要】
【专利技术属性】
技术研发人员：袁浩，刘云，
申请(专利权)人：中国船舶重工集团公司第七零九研究所，
类型：发明
国别省市：83[中国|武汉]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。