半导体外延结构及其制备方法、半导体器件技术

本申请提供一种半导体外延结构及其制备方法、半导体器件，涉及半导体技术领域。该半导体外延结构至少包括依次层叠的势垒层和P型盖帽层；该半导体外延结构的制备方法包括：在P型盖帽层上沉积掩膜层，半导体外延结构包括栅极区域和非栅极区域；刻蚀非栅极区域的掩膜层；对外延结构进行铝离子注入，以使势垒层表面非栅极区域的铝离子浓度大于栅极区域的铝离子浓度；去除掩膜层。该半导体外延结构由上述的半导体外延结构的制备方法制得。该半导体器件包括上述的半导体外延结构。该半导体外延结构的制备方法能够实现势垒层在栅极区域铝组分低、非栅区域铝组分高，进而提升器件阈值电压及栅极可靠性，并降低导通电阻，提升器件性能。

【技术实现步骤摘要】
半导体外延结构及其制备方法、半导体器件
本专利技术涉及半导体
，具体而言，涉及一种半导体外延结构及其制备方法、半导体器件。
技术介绍
氮化镓作为第三代宽禁带半导体材料的典型代表，由于其拥有较大的禁带宽度、较高的临界击穿电场以及较高的电子饱和速度，在宽带通信、电力电子等领域被广泛应用。其中，应用最广泛的当属高电子迁移率晶体管(HighElectronMobilityTransistor，HEMT)。现有技术中，增强型氮化镓基高电子迁移率晶体管主要通过以下几种方式制得：凹栅结构、氟离子注入技术以及p型盖帽层技术等。其中，p型盖帽技术是目前最常用的实现工业量产增强型氮化镓基高电子迁移率晶体管的方式，即在栅极金属和AlGaN势垒层之间引入P型掺杂的GaN或AlGaN外延材料，以抬高整个异质结的导带从而耗尽栅极下方沟道的二维电子气，使器件由耗尽型转变为增强型。其中，势垒层栅极区域铝组分降低可降低栅极下方二维电子气浓度，提升器件阈值电压，同时也有利于提升栅极可靠性；非栅区域铝组分高，可增加二维电子气浓度，减小导通电阻。然而，现有的外延结构通常为具有单一铝组分的AlGaN势垒层，因此，其无法满足栅极区域Al组分低，非栅极区域Al组分高的需求。
技术实现思路
本专利技术的目的在于提供一种半导体外延结构及其制备方法、半导体器件，其能够实现势垒层栅极区域铝组分低、非栅区域铝组分高，进而提升器件阈值电压及栅极可靠性，并降低导通电阻，提升器件性能。本专利技术的实施例是这样实现的：本专利技术的一方面，提供一种半导体外延结构的制备方法，该半导体外延结构至少包括依次层叠的势垒层和P型盖帽层，该半导体外延结构的制备方法包括：在P型盖帽层上沉积掩膜层，半导体外延结构包括栅极区域和非栅极区域；刻蚀非栅极区域的掩膜层；对外延结构进行铝离子注入，以使势垒层表面非栅极区域的铝离子浓度大于栅极区域的铝离子浓度；去除掩膜层。该半导体外延结构的制备方法能够实现势垒层栅极区域铝组分低、非栅区域铝组分高，进而提升器件阈值电压及栅极可靠性，并降低导通电阻，提升器件性能。可选地，对外延结构进行铝离子注入，包括：刻蚀P型盖帽层，以露出外延结构的非栅极区域的势垒层；对露出的势垒层进行铝离子注入。可选地，在去除掩膜层之后，方法还包括：在P型盖帽层上形成介质层，介质层覆盖P型盖帽层和非栅极区域的势垒层；对外延结构进行高温退火。可选地，对外延结构进行铝离子注入，包括：对P型盖帽层进行铝离子注入，以使铝离子经过非栅极区域的P型盖帽层进入非栅极区域的势垒层。可选地，在去除掩膜层之后，方法还包括：刻蚀P型盖帽层，以露出非栅极区域的势垒层。可选地，在刻蚀P型盖帽层，以露出非栅极区域的势垒层之前，方法还包括：在P型盖帽层上形成介质层；对外延结构进行高温退火；去除介质层。可选地，铝离子注入深度为100nm。可选地，介质层为AlN层或Al2O3层。可选地，掩膜层为光刻胶层或SiO2层。可选地，铝离子的注入浓度在非栅极区域呈高斯分布。本专利技术的另一方面，提供一种半导体外延结构，该半导体外延结构由上述的半导体外延结构的制备方法制得。该半导体外延结构的势垒层在栅极区域铝组分低、非栅区域铝组分高，进而提升器件阈值电压及栅极可靠性，并降低导通电阻，提升器件性能。本专利技术的又一方面，提供一种半导体器件，该半导体器件包括上述的半导体外延结构。该半导体器件能够实现势垒层在栅极区域铝组分低、非栅区域铝组分高，进而可以提升器件阈值电压及栅极可靠性，并降低导通电阻，提升器件性能。本专利技术的有益效果包括：本实施例提供了一种半导体外延结构的制备方法，该半导体外延结构至少包括依次层叠的势垒层和P型盖帽层，该方法包括：在P型盖帽层上沉积掩膜层，半导体外延结构包括栅极区域和非栅极区域；刻蚀非栅极区域的掩膜层；对外延结构进行铝离子注入，以使势垒层表面非栅极区域的铝离子浓度大于栅极区域的铝离子浓度；去除掩膜层。这样一来，可通过刻蚀非栅极区域的掩膜层，且保留栅极区域的掩膜层，然后对该外延结构进行高浓度的铝离子(此处高浓度指代相对外延结构的势垒层中的铝离子而言)注入，便可以将位于栅极区域的掩膜层作为阻挡层，进而使得非栅极区域的势垒层的铝离子浓度可以得到进一步地提高，而栅极区域的铝离子浓度保持相对不变。如此一来，本申请相比于现有技术而言可以实现势垒层在栅极区域的铝组分低，而在非栅区域的铝组分高，进而可以提升器件阈值电压及栅极的可靠性，并降低导通电阻，提升器件性能。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本专利技术实施例提供的半导体外延结构的制备方法的流程示意图之一；图2为本专利技术实施例提供的半导体外延结构的制备方法的流程示意图之二；图3为本专利技术实施例提供的半导体外延结构的制备方法的流程示意图之三；图4为本专利技术实施例提供的半导体外延结构的状态图之一；图5为本专利技术实施例提供的半导体外延结构的状态图之二；图6为本专利技术实施例提供的半导体外延结构的状态图之三；图7为本专利技术实施例提供的半导体外延结构的状态图之四；图8为本专利技术实施例提供的半导体外延结构的状态图之五；图9为本专利技术实施例提供的半导体外延结构的状态图之六；图10为本专利技术实施例提供的半导体外延结构的状态图之七；图11为本专利技术实施例提供的半导体外延结构的状态图之八；图12为本专利技术实施例提供的半导体外延结构的状态图之九；图13为本专利技术实施例提供的半导体外延结构的状态图之十；图14为本专利技术实施例提供的半导体外延结构的状态图之十一；图15为本专利技术实施例提供的半导体外延结构的状态图之十二。图标：11-衬底；12-成核层；13-缓冲层；14-沟道层；15-势垒层；16-P型盖帽层；17-掩膜层；20-介质层。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本专利技术的描述中，需要说明的是，术语“中心”本文档来自技高网...

【技术保护点】
1.一种半导体外延结构的制备方法，其特征在于，半导体外延结构至少包括依次层叠的势垒层和P型盖帽层；所述方法包括：/n在所述P型盖帽层上沉积掩膜层，所述半导体外延结构包括栅极区域和非栅极区域；/n刻蚀所述非栅极区域的掩膜层；/n对所述外延结构进行铝离子注入，以使所述势垒层表面非栅极区域的铝离子浓度大于栅极区域的铝离子浓度；/n去除所述掩膜层。/n

【技术特征摘要】
1.一种半导体外延结构的制备方法，其特征在于，半导体外延结构至少包括依次层叠的势垒层和P型盖帽层；所述方法包括：
在所述P型盖帽层上沉积掩膜层，所述半导体外延结构包括栅极区域和非栅极区域；
刻蚀所述非栅极区域的掩膜层；
对所述外延结构进行铝离子注入，以使所述势垒层表面非栅极区域的铝离子浓度大于栅极区域的铝离子浓度；
去除所述掩膜层。


2.根据权利要求1所述的半导体外延结构的制备方法，其特征在于，所述对所述外延结构进行铝离子注入，包括：
刻蚀所述P型盖帽层，以露出所述外延结构的非栅极区域的势垒层；
对露出的所述势垒层进行铝离子注入。


3.根据权利要求2所述的半导体外延结构的制备方法，其特征在于，在所述去除所述掩膜层之后，所述方法还包括：
在所述P型盖帽层上形成介质层，所述介质层覆盖所述P型盖帽层和所述非栅极区域的势垒层；
对所述外延结构进行高温退火。


4.根据权利要求1所述的半导体外延结构的制备方法，其特征在于，所述对所述外延结构进行铝离子注入，包括：
对所述P型盖帽...

【专利技术属性】
技术研发人员：梁玉玉，蔡文必，刘成，何俊蕾，徐宁，汪晓媛，叶念慈，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：福建;35