【技术实现步骤摘要】
半导体器件和用于制备晶片的方法
技术介绍
迄今，在功率电子应用中使用的晶体管已经典型地是利用硅(Si)半导体材料来制备的。用于功率应用的常见的晶体管器件包括SiCoolMOS®、Si功率MOSFET和Si绝缘栅双极晶体管(IGBT)。最近以来，已经考虑了碳化硅(SiC)功率器件。诸如氮化镓(GaN)器件的III族氮化合物(GroupIII-N)半导体器件现在正显现为用以承载大电流、支持高电压并且提供非常低的导通电阻和快速的切换时间的有吸引力的候选。然而，进一步的改进是合期望的。
技术实现思路
在一些实施例中，半导体器件包括：支承层，其具有能够支承至少一种III族氮化物的外延生长的第一表面；外延的基于III族氮化物的多层结构，其位于支承层的第一表面上；以及寄生沟道抑制区，其位于支承层的第一表面上。在一些实施例中，寄生沟道抑制区包括非晶层或多晶层或高缺陷密度区。在一些实施例中，寄生沟道抑制区形成支承层的第一表面。在一些实施例中，寄生抑制区被形成在支承层内并且被通过支承层的材料的一部分在距支承层的第一表面一定距离处与支承层的
【技术保护点】
1.一种半导体器件，包括：/n支承层，其具有能够支承至少一种III族氮化物的外延生长的第一表面；/n外延的基于III族氮化物的多层结构，其位于支承层的第一表面上；/n寄生沟道抑制区，其位于支承层的第一表面处。/n
【技术特征摘要】
20190617 EP 19180719.71.一种半导体器件，包括：
支承层，其具有能够支承至少一种III族氮化物的外延生长的第一表面；
外延的基于III族氮化物的多层结构，其位于支承层的第一表面上；
寄生沟道抑制区，其位于支承层的第一表面处。
2.根据权利要求1所述的半导体器件，其中，寄生沟道抑制区包括非晶层或多晶层或高缺陷密度的区。
3.根据权利要求1或2所述的半导体器件，其中，寄生沟道抑制区形成支承层的第一表面。
4.根据权利要求1至3之一所述的半导体器件，其中，寄生沟道抑制区进一步包括被注入的物质，其中，物质包括由Ar、Kr、Xe、Ne、He、N、O、H、Fe、C、Si和Al组成的组中的至少一种。
5.根据权利要求1至4之一所述的半导体器件，进一步包括非晶SiN层，其被布置在外延的基于III族氮化物的多层结构与支承衬底的第一表面之间。
6.根据权利要求1至5之一所述的半导体器件，其中，所述半导体器件包括被布置在第一表面上的至少一个台面，每个台面包括外延的基于III族氮化物的多层结构。
7.根据权利要求6所述的半导体器件，其中，寄生沟道抑制区进一步位于所述至少一个台面的侧面处。
8.根据权利要求6或7所述的半导体器件，其中，支承层的第一表面和外延的基于III族氮化物的多层结构之间的界面位于台面中并且跨台面的宽度延伸。
9.根据权利要求6至8之一所述的半导体器件，进一步包括绝缘材料，其中，台面的侧面被嵌入在绝缘材料中。
10.根据权利要求6至9之一所述的半导体器件，其中，所述半导体器件包括与外延的基于III族氮化物的多层结构相对的第二表面，
其中，第二表面包括支承层的第二表面和绝缘材料，其中...
【专利技术属性】
技术研发人员：H布雷希，A比尔纳，J特怀南，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。