薄膜晶体管、像素电路及显示面板制造技术

本申请公开了一种薄膜晶体管、像素电路及显示面板，薄膜晶体管包括第一有源层、第一栅极绝缘层、第二栅极绝缘层、栅极层、金属层以及第二有源层；通过在薄膜晶体管中设置含有氧化物的第一有源层和第二有源层，既保持了其漏电流较小的良好性能，同时提高了其电子迁移率；进而降低了像素电路的漏电流及功耗。

【技术实现步骤摘要】
薄膜晶体管、像素电路及显示面板
本申请涉及显示
，尤其涉及薄膜晶体管
，具体涉及一种薄膜晶体管、像素电路及显示面板。
技术介绍
对于OLED(OrganicLight-EmittingDiode，有机发光半导体)器件而言，LTPS(LowTemperaturePoly-Silicon，低温多晶硅)驱动是必不可少的。OLED作为电流器件，必须由高迁移率的TFT器件才能更好的驱动。也正是因为它的电流驱动特性，使得每一个OLED的像素需要进行内部补偿，才能避免因为LTPS器件的均匀性问题导致的发光不一致性。所以每一个OLED的像素内部，必须要有6-7个TFT器件做补偿电路设计。作为自发光器件D1，OLED的全白模式必须让所有的像素全部开启，这也就增加了逻辑功耗和因亮度而引起的功耗。而LTPS的漏电问题，也使得正常工作的LTPS器件要不断充电，才能维持住电容中的电位，避免面板的画质不良。这就意味着LTPS无法实现低频驱动，这对面板功耗的节省也是大大不利的，特别是对于OLED所倡导的AlwaysonDisplay(息屏显示)的友好交互模式。随着显示面板刷新率要求的不断提高和其分辨率的不断提高，这也就意味着OLED面板中每一行的充电时间在不断缩短，而每一行的像素个数却又在不断提高。所以，OLED面板的驱动能力必须要达到在一个更短的时间内，为每一行中更多的像素进行充电的水平。这就必须进一步提高LTPS的充电能力，才能满足在有限的时间内为每一行中的每个像素进行充电，这些都是需要增加额外且很大的功耗。考虑到以上问题点，氧化物半导体TFT(ThinFilmTransistor，薄膜晶体管)有助于解决这些问题。
技术实现思路
本申请提供一种薄膜晶体管、像素电路及显示面板，解决了氧化物薄膜晶体管的电子迁移率低的的问题。第一方面，本申请提供一种薄膜晶体管，其包括第一有源层、第一栅极绝缘层、第二栅极绝缘层、栅极层、金属层以及第二有源层；第一栅极绝缘层形成于第一有源层的一侧；第二栅极绝缘层形成于第一栅极绝缘层的一侧，且远离第一有源层；栅极层位于第一栅极绝缘层与第二栅极绝缘层之间；金属层形成于第二栅极绝缘层的一侧，且远离第一栅极绝缘层；第二有源层位于第二栅极绝缘层与金属层之间，且与第一有源层部分连接；其中，第一有源层、第二有源层的材料相同且均含有氧化物。基于第一方面，在第一方面的第一种实施方式中，第一有源层与第二有源层内包形成梯形结构，栅极层位于梯形结构的中心。基于第一方面，在第一方面的第二种实施方式中，第一有源层与栅极层相平行，且均为平面状结构。基于第一方面的第二种实施方式，在第一方面的第三种实施方式中，金属层包括源极和漏极；源极与第二有源层的一侧连接，漏极与第二有源层的另一侧连接。基于第一方面，在第一方面的第四种实施方式中，第二有源层为类梯形结构，类梯形结构的下底边未形成封口且向外侧延伸形成有第一下底子边和第二下底子边。基于第一方面的第四种实施方式，在第一方面的第五种实施方式中，第二有源层的结构与漏极的结构和源极的结构相同，且漏极、源极均为倒置的类梯形结构。基于第一方面的第五种实施方式，在第一方面的第六种实施方式中，漏极的上底边与第二有源层的第一下底子边连接；漏极的第二下底子边与第二有源层的上底边中的一部分连接；漏极的一腰与第二有源层的一腰连接。第二方面，本申请提供一种像素电路，其包括驱动晶体管、存储电容以及初始化晶体管；存储电容串接于第一电源线与驱动晶体管的栅极之间；初始化晶体管与驱动晶体管的栅极连接，用于根据第一控制信号复位驱动晶体管的栅极电位至初始信号线所具有的电位；其中，初始化晶体管为上述任一实施方式中的薄膜晶体管。基于第二方面，在第二方面的第一种实施方式中，像素电路还包括补偿晶体管；补偿晶体管与驱动晶体管的栅极连接，用于根据第二控制信号补偿驱动晶体管的栅极电位；其中，补偿晶体管为上述任一实施方式中的薄膜晶体管。第三方面，本申请提供一种显示面板，其包括上述任一实施方式中的薄膜晶体管，或者上述任一实施方式中的像素电路。本申请提供的薄膜晶体管、像素电路及显示面板，通过在薄膜晶体管中设置含有氧化物的第一有源层和第二有源层，既保持了其漏电流较小的良好性能，同时提高了其电子迁移率；进而降低了像素电路的漏电流及功耗，有利于实现低频高刷新率的显示需求。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1为本申请实施例提供的薄膜晶体管的制造过程种的第一结构示意图。图2为本申请实施例提供的薄膜晶体管的制造过程种的第二结构示意图。图3为本申请实施例提供的薄膜晶体管的制造过程种的第三结构示意图。图4为本申请实施例提供的薄膜晶体管的结构示意图。图5为本申请实施例提供的像素电路的电路原理图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。请参阅图1至图4，本实施例提供了一种薄膜晶体管，其制作过程包括以下步骤：如图1所示，步骤一、提供一玻璃基板10，该玻璃基板10具有一定的刚度或者柔性，其材料可以但不限于为聚酰亚胺(PI)。步骤二、在玻璃基板10的上表面形成缓冲层20，该缓冲层20可以阻止玻璃基板10侧的碎屑或者残渣通过。步骤三、在远离玻璃基板10的缓冲层20的上表面通过化学气相沉积(CVD，ChemicalVaporDeposition)和/或物理气相沉积(PVD，PhysicalVaporDeposition)工艺以及蚀刻工艺形成第一有源层30，并通过离子植入工艺来调制第一有源层30中氧化物的掺杂浓度。如图2所示的步骤四、在远离缓冲层20的第一有源层30的上表面形成第一栅极绝缘层40。步骤五、在远离第一有源层30的第一栅极绝缘层40的上表面通过化学气相沉积(CVD，ChemicalVaporDeposition)和/或物理气相沉积(PVD，PhysicalVaporDeposition)工艺以及蚀刻工艺形成栅极层50。步骤六、在栅极层50的上表面，即远离第一栅极绝缘层40的栅极层50表面，形成第二栅极绝缘层60；并同时对第一栅极绝缘层40和第二栅极绝缘层60进行蚀刻，以形成具有一定凹陷形状的凹槽。如图3所示的步骤七、在远离栅极层50的第二栅极绝缘层60的上表面形成第二有源层70，其可以通过化学气相沉积(CVD，ChemicalVaporDeposition)和/或物理气相沉积(PVD，PhysicalVaporDeposition)工艺以及蚀刻工艺成型。其中，第二有源层70覆盖相邻两个凹槽的一部分。如图4所示的步骤八、在远离第二栅极本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管，其特征在于，包括：/n第一有源层；/n第一栅极绝缘层，所述第一栅极绝缘层形成于所述第一有源层的一侧；/n第二栅极绝缘层，所述第二栅极绝缘层形成于所述第一栅极绝缘层的一侧，且远离所述第一有源层；/n栅极层，所述栅极层位于所述第一栅极绝缘层与所述第二栅极绝缘层之间；/n金属层，所述金属层形成于所述第二栅极绝缘层的一侧，且远离所述第一栅极绝缘层；以及/n第二有源层，所述第二有源层位于所述第二栅极绝缘层与所述金属层之间，且与所述第一有源层部分连接；/n其中，所述第一有源层、所述第二有源层的材料相同且均含有氧化物。/n

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，包括：
第一有源层；
第一栅极绝缘层，所述第一栅极绝缘层形成于所述第一有源层的一侧；
第二栅极绝缘层，所述第二栅极绝缘层形成于所述第一栅极绝缘层的一侧，且远离所述第一有源层；
栅极层，所述栅极层位于所述第一栅极绝缘层与所述第二栅极绝缘层之间；
金属层，所述金属层形成于所述第二栅极绝缘层的一侧，且远离所述第一栅极绝缘层；以及
第二有源层，所述第二有源层位于所述第二栅极绝缘层与所述金属层之间，且与所述第一有源层部分连接；
其中，所述第一有源层、所述第二有源层的材料相同且均含有氧化物。


2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一有源层与所述第二有源层内包形成梯形结构，所述栅极层位于所述梯形结构的中心。


3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一有源层与所述栅极层相平行，且均为平面状结构。


4.根据权利要求3所述的薄膜晶体管，其特征在于，所述金属层包括源极和漏极；所述源极与所述第二有源层的一侧连接，所述漏极与所述第二有源层的另一侧连接。


5.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二有源层为类梯形结构，所述类梯形结构的下底边未形成封口且向外侧延伸形成有第一下底子边和第...

【专利技术属性】
技术研发人员：闫宇，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：湖北;42