【技术实现步骤摘要】
一种带有沟槽的多沟道碳化硅JFET结构
本技术属于半导体
,具体涉及一种带有沟槽的多沟道碳化硅JFET结构。
技术介绍
MOSFET器件在高温工作条件下,栅极的SiC/SiO2界面存在稳定性问题。而JFET器件的开通和关断依靠pn结的耗尽区控制,同时开启电压受温度影响较小,具有高温可靠性。硅基JFET器件的耐压能力不好,就普通的SiCJFET来说,其导通电阻大,造成较大的导通损耗。且只能实现简单的电路开断,电流控制不灵活。碳化硅(SiC)半导体的优异性能使得基于碳化硅的电力电子器件与硅基器件相比具有突出的优点。碳化硅器件具有更低的导通电阻,更高的击穿电压,更低的结-壳热阻,并且工作温度最高可达到600℃。同时,碳化硅制成的电力电子器件正向和反向特性随温度的变化很小,具有更高的稳定性。由于开关损耗小,开关频率高,碳化硅有望替代硅成为功率器件的主流材料。其中,SiCJFET是碳化硅结型场效应晶体管(JunctionField-EffectTransistor),具有导通电阻低、开关速度快、耐高温及热稳定性高等优点。
技术实现思路
鉴于以上存在的技术问题,本技术用于提供一种带有沟槽的多沟道碳化硅JFET结构,用于提供一种具有优良耐压性能的JFET结构。为解决上述技术问题,本技术采用如下的技术方案:本技术实施例提供了一种带有沟槽的多沟道碳化硅JFET结构,包括:碳化硅衬底,其中所述碳化硅衬底掺杂类型为第一导电类型;碳化硅外延层,设置在碳化硅衬底正面,碳化硅外延层掺杂类型为 ...
【技术保护点】
1.一种带有沟槽的多沟道碳化硅JFET结构,其特征在于,包括:/n碳化硅衬底(101),其中所述碳化硅衬底(101)掺杂类型为第一导电类型;/n碳化硅外延层(102),设置在碳化硅衬底(101)正面,碳化硅外延层(102)掺杂类型为第一导电类型;/n漏金属电极(106),设置在碳化硅衬底(101)背面;/n在碳化硅外延层(102)上刻蚀有沟槽(103),在沟槽(103)内设有第一栅极注入区(104a),在碳化硅外延层(102)上另外设有多个第二栅极注入区(104b)以及多个源极注入区(105),其中第一栅极注入区(104a)和第二栅极注入区(104b)的掺杂类型为第二导电类型,源极注入区(105)的掺杂类型为第一导电类型,在每个第一栅极注入区(104a)和第二栅极注入区(104b)上覆盖有栅金属电极(108),在每个源极注入区(105)上覆盖有源金属电极(107)。/n
【技术特征摘要】
1.一种带有沟槽的多沟道碳化硅JFET结构,其特征在于,包括:
碳化硅衬底(101),其中所述碳化硅衬底(101)掺杂类型为第一导电类型;
碳化硅外延层(102),设置在碳化硅衬底(101)正面,碳化硅外延层(102)掺杂类型为第一导电类型;
漏金属电极(106),设置在碳化硅衬底(101)背面;
在碳化硅外延层(102)上刻蚀有沟槽(103),在沟槽(103)内设有第一栅极注入区(104a),在碳化硅外延层(102)上另外设有多个第二栅极注入区(104b)以及多个源极注入区(105),其中第一栅极注...
【专利技术属性】
技术研发人员:张梓豪,陈欣璐,黄兴,
申请(专利权)人:派恩杰半导体杭州有限公司,
类型:新型
国别省市:浙江;33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。