组相联的修复高速缓存系统和方法技术方案

本发明专利技术通过使用一个组相联的修复高速缓存系统来校正或修复被识别的故障存储器单元，有助于存储器器件的按比例缩小及其操作。修复高速缓存区域路由器（６０２）通过比较存储器地址的修复区域部分和修复高速缓存区域，来识别匹配的修复高速缓存区域。然后，局部修复位置路由器（６０３）通过将该存储器地址的修复地址部分和具体到匹配的修复高速缓存区域的局部修复位置地址相比较，来识别匹配的局部修复地址。如果识别了匹配的局部修复地址，修复元件（６０６）根据匹配的局部修复地址和匹配的修复高速缓存区域来提供对修复数据位置的访问或接入。否则，主存储器（６０４）根据存储器地址来提供对存储器位置的访问。公开了其它系统和方法。

【技术实现步骤摘要】
【国外来华专利技术】
0001本专利技术一般涉及存储器器件；并且，更具体地，涉及用于修复/替换存储器器件中的故障存储器位置的系统和方法。
技术介绍
0002半导体存储器器件的存储容量持续增长，而存储器器件制造于其上的集成电路管芯却在持续减小。结果，存在于存储器器件中的存储器单元的数量和存储器器件的复杂度也持续上升。额外的存储器单元和复杂度需要额外的传感放大器、供电电路、寻址机构、解码器等。此外，存在于存储器器件中的元件和结构的尺寸也必须根据额外的存储容量而缩减。结果，与现有技术、更小存储容量的存储器器件的存储器单元相比，存储器器件的存储器单元可能对缺陷、残留物(residue)，以及污染物更加敏感。这些缺陷和污染物可能引起存储器单元不起作用及不可用。0003减轻缺陷和污染物和减少所造成的有缺陷的单元的一种方法是通过使用更紧密的半导体制造工艺控制和电路图布局设计或体系结构。然而，不断缩减的尺寸及在存储容量上的增加可能会抵消掉紧密工艺控制和电路图设计或体系结构改进所带来的好处。结果，极大数量的存储器器件被制造成包含了一个或更多个有缺陷的存储器单元。没有某个类型的校正机制，这些存储器器件可能不可用或在使用它们时引起错误。0004一种校正机制是为存储器器件制造一些冗余行。除了存储器单元的原始行之外，形成这些数量的冗余行。然后，在测试期间，识别出故障存储器单元和相联系的行。随后，使用诸如熔丝的选择装置来使冗余行能够替换被识别的缺陷行。结果，到原始行中的存储器单元的寻址就被重新路由到替换的、存储器单元的冗余行。因此，缺陷存储器单元/行对于外部装置是不明显的。0005另一种校正机制是，除了存储器单元的原始列之外，为存储器器件制造一些冗余列。然后，在测试期间，识别出缺陷或故障存储器单元/列。随后，通过使用诸如熔丝的选择装置来使用一个或更多个冗余列替换相联系的列。结果，到位于缺陷/故障列中的存储器单元的寻址就被重新路由到被指派的存储器单元的冗余列。外部装置不知道这些缺陷存储器单元/列。0006上述校正机制(冗余行替换和冗余列替换)的一个问题是，大量非故障单元不必要地被替换。例如，在冗余行机制下，单个故障存储器单元要求包含该单个故障存储器单元的整行被替换。在存储器单元中的单个行可具有大量的存储器单元，例如512或1024个存储器单元。因此，一个故障存储器单元可造成该行中的其它单元(例如，511个或1023个)被替换。通过消耗管芯上可贵的空间来提供冗余行和/或列，这种低效性会减少存储器器件的存储容量。
技术实现思路
0007本专利技术有助于存储器器件的按比例缩小(scaling)及其操作。使用相对高效的修复高速缓存系统而不是完全的行或列替换，来校正或修复被识别的故障存储器单元。可能增加的效率会允许使用比传统机制更少的修复存储器单元，从而节省了管芯面积。0008修复高速缓存系统存储了一列修复高速缓存区域和多列与修复高速缓存区域相联系的局部修复位置地址。此外，修复高速缓存系统保存了修复数据位置，其可被用于修复或替换存在于主存储器中的故障存储器单元。在操作期间，匹配的修复高速缓存区域和匹配的局部修复位置地址可访问修复数据位置。公开了其它系统和方法。0009通过下文对示例实施例的详细描述，本专利技术的优点和特征将变得明显。附图说明0010本专利技术的示例实施例将参考附图加以描述，其中0011图1A是示意图，其图解说明了可能由化学机械平坦化引起的随机的孤立缺陷。0012图1B是示意性截面图，其图解说明了可能由存储器器件制造期间的孔和接触空隙(contact void)引起的随机的孤立缺陷。0013图1C示意性地描述了在实例半导体器件中的鼓泡(blister)的形成。0014图2A图解说明了其中具有随机缺陷的非易失性存储器的存储器阵列。0015图2B显示了非易失性存储器单元。0016图3A图解说明了修复行校正机制。0017图3B图解说明了修复列校正机制。0018图3C图解说明了块修复校正机制。0019图4图解说明了根据本专利技术原理的修复高速缓存的操作。0020图5图解说明了存储器阵列的一部分，其被配置用于根据本专利技术原理的组相联的修复高速缓存(set associative repair cache)。0021图6是方框图，其图解说明了根据本专利技术原理的修复高速缓存系统。0022图7是方框图，其图解说明了根据本专利技术原理的相联的修复高速缓存系统。0023图8图解说明了根据本专利技术原理的实例修复寄存器簇。0024图9描述了修复数据位置，其用于根据本专利技术原理的第一修复高速缓存区域和第二修复高速缓存区域。0025图10是流程图，其图解说明了根据本专利技术原理的操作组相联的修复高速缓存的方法。0026图11是流程图，其图解说明了根据本专利技术原理的配置修复高速缓存系统的方法。具体实施例方式0027本专利技术通过公开被用来修复或替换被识别的故障存储器单元的修复高速缓存，有助于存储器器件的按比例缩小及其操作。相对于传统的行或列替换校正机制，该修复高速缓存可获得提高的效率。该提高的效率可减少使用的修复单元或位置的数量，从而较少管芯面积消耗。0028存储器的冗余行、存储器的冗余列，以及存储器的冗余块通常被用来从故障/缺陷存储器单元中恢复。在测试期间识别分别包含一个或更多个故障存储器单元的故障列和/或行。然后，该故障列和/或行由同样数量的冗余行和/或列来“校正”或替换。如果，例如，存储器单元的整个行出现故障，以冗余行对这些行的替换就是相对有效的。然而如果仅仅在一行中的一个单独的存储器单元故障，冗余行对该整个行的替换就是相对低效率的。0029一些制造引起的大面积缺陷可影响到行、列或块的大部分。对于这样的大面积缺陷，行、列和/或块替换机制可能是相对高效和实用的。然而，其它制造缺陷包括影响孤立的少量存储器单元(例如，一个)的随机、孤立缺陷。对于这些随机的孤立缺陷，行、列和/或块替换机制就是相对低效率的。0030图1A显示了可能由化学机械平坦化(CMP)引起的随机的孤立缺陷。在典型的CMP工艺中，精确抛光机使用优质陶瓷浆料(ceramic slurry)使半导体晶片表面平整(平坦)，从而例如确保后续微平板印刷集成电路制造步骤的良好分辨率。形成于半导体器件上的一些层可能需要平整、抛光层操作，以提升均匀性并允许在其上形成额外的层。所图解说明的CMP工艺使用了旋转头102，其和以相反方向旋转的晶片形成接触。浆料横穿流过反向旋转的头和晶片之间的晶片表面。浆料包括化学剂和颗粒，其促进了晶片的平坦化。然而，浆料或CMP头可能不希望地包含有残留物104，残留物104引起了对晶片及形成其上的存储器器件的孤立的随机损害。残留物104可例如磨损性地接触金属层，导致刮损或丢失金属，引起不希望的开路或增加阻抗。随机损害可能导致随机的孤立缺陷，并因而导致随机孤立的故障存储器单元。0031图1B显示了可能在存储器器件制造期间由孔和接触空隙引起的随机的孤立缺陷。在存储器器件制造期间，通常执行孔形成和金属化(或镀金属)以向电容器和其它存在于存储器器件内的结构提供电连接。然而，当孔或塞子没有完全填充或它们被不正确地蚀刻，从而不能正常地连接下面的结构时，它们可能是有缺陷的。作为实例，图1B显示了电容器106、孔108以及金属互连层110。在该本文档来自技高网...

【技术保护点】
一种修复高速缓存系统，其包括：修复区域寄存器，其保存一列修复高速缓存区域；修复区域比较器，其连接到所述修复区域寄存器，并接收存储器地址的修复区域地址，并将所述修复区域地址与该列修复高速缓存区域比较，以识别匹配的修复高速缓存区 域；修复组，其保存局部修复位置地址并提供根据所述匹配的修复高速缓存区域选定的局部修复位置地址；局部比较器，其连接到所述修复组，并将所提供的局部修复位置地址与所述存储器的局部地址相比较，以识别匹配的局部修复位置地址；以及　 　修复数据簇，其保存修复数据位置，并根据所述匹配的修复高速缓存区域和所述匹配的局部修复位置地址，提供对所述修复数据位置的修复数据位置的读取／写入访问。

【技术特征摘要】
【国外来华专利技术】US 2004-9-30 60/614,643;US 2005-9-20 11/231,0011.一种修复高速缓存系统，其包括修复区域寄存器，其保存一列修复高速缓存区域；修复区域比较器，其连接到所述修复区域寄存器，并接收存储器地址的修复区域地址，并将所述修复区域地址与该列修复高速缓存区域比较，以识别匹配的修复高速缓存区域；修复组，其保存局部修复位置地址并提供根据所述匹配的修复高速缓存区域选定的局部修复位置地址；局部比较器，其连接到所述修复组，并将所提供的局部修复位置地址与所述存储器的局部地址相比较，以识别匹配的局部修复位置地址；以及修复数据簇，其保存修复数据位置，并根据所述匹配的修复高速缓存区域和所述匹配的局部修复位置地址，提供对所述修复数据位置的修复数据位置的读取/写入访问。2.根据权利要求1所述的系统，其进一步包括主存储器；中央处理器单元；连接到所述中央处理器单元的数据总线；修复模式电路，在所述修复区域比较器不能识别所述匹配的修复高速缓存区域，以及在所述局部比较器不能识别所述匹配的修复位置地址时，其可控地将所述中央处理器单元连接到所述数据总线。3.根据权利要求1所述的系统，其中一旦所述修复区域比较器识别出所述匹配的修复高速缓存区域，就产生识别所述匹配的修复高速缓存区域的使能信号。4.一种修复高速缓存系统，其包括修复高速缓存区域路由器，其接收对访问具有存储器地址的存储器位置的请求，所述修复高速缓存区域路由器保存一列修复高速缓存区域，并在不能识别匹配的修复高速缓存区域时将所述请求路由到存储器部件，并在识别出匹配的修复高速缓存区域时根据所述存储器地址的修复地址部分将所述请求路由到局部修复位置路由器；所述局部修复位置路由器，其保存一列局部修复位置地址，并在不能识别匹配的修复位置地址时可选择地将所述请求路由到所述主存储器，或在识别出匹配的局部修复...

【专利技术属性】
技术研发人员：JY方，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：US[美国]