【技术实现步骤摘要】
半导体装置及其形成方法
本申请通常涉及半导体装置及形成半导体装置的方法。更具体的，本申请涉及静电放电(ESD)保护装置以及形成ESD保护装置的方法。
技术介绍
随着集成电路尺寸的不断缩小，其对于静电放电更加敏感。使用与核心电路相连的ESD保护电路，保护核心电路不受ESD的影响是很重要的。用于高电压功率钳位的深回弹(deepsnapback)ESD保护装置可能会引起闩锁(latch-up)问题。因此，基于ESD保护装置的非回弹PNP可用于提供无闩锁的高电压ESD保护。图1A示出了用于ESD保护的传统PNP装置100的横截面图，图1B示出了传统PNP装置100的等效电路150。如图1A所示，n型掩埋层(NBL)104和n型外延层(N-Epi)106设置在p基板(P-Sub)102内，与设置在N-Epi层106内的N阱108一起形成PNP装置100的基极区。PNP装置100的发射极区120包括设置在N阱108内的P+区122。N+区112也设置在N阱108内，形成连接在PNP装置100的基极区和发射极区12...
【技术保护点】
1.一种半导体装置，包括：/n基板；/n集电极区，设置在该基板内，其中，该集电极区包括设置在该基板内的掩埋层、设置在该掩埋层的第一部分上方的第一阱区、以及至少部分地设置在该第一阱区内的第一导电区；/n基极区，设置在该掩埋层的第二部分上方，其中，该基极区包括设置在该掩埋层的该第二部分上方的第二阱区和至少部分地设置在该第二阱区内的第二导电区，其中，该第一阱区横向邻接该第二阱区；/n发射极区，包括至少部分地设置在该第二导电区内的第三导电区；/n隔离元件，设置在该第一导电区和该第三导电区之间；以及/n导电板，设置在该隔离元件上，其中，该导电板电性连接该第一导电区；/n其中，该掩埋层...
【技术特征摘要】
20191030 US 16/668,0601.一种半导体装置，包括：
基板；
集电极区，设置在该基板内，其中，该集电极区包括设置在该基板内的掩埋层、设置在该掩埋层的第一部分上方的第一阱区、以及至少部分地设置在该第一阱区内的第一导电区；
基极区，设置在该掩埋层的第二部分上方，其中，该基极区包括设置在该掩埋层的该第二部分上方的第二阱区和至少部分地设置在该第二阱区内的第二导电区，其中，该第一阱区横向邻接该第二阱区；
发射极区，包括至少部分地设置在该第二导电区内的第三导电区；
隔离元件，设置在该第一导电区和该第三导电区之间；以及
导电板，设置在该隔离元件上，其中，该导电板电性连接该第一导电区；
其中，该掩埋层、该第一阱区、该第一导电区和该第三导电区具有第一导电类型；且其中，该第二阱区和该第二导电区具有不同于该第一导电类型的第二导电类型。
2.根据权利要求1所述的半导体装置，其中，该隔离元件至少部分地设置在形成于该第一阱区和该第二阱区之间的p-n结上方。
3.根据权利要求1所述的半导体装置，其中，该隔离元件包括硅局部氧化隔离、浅沟槽隔离、或场氧化沉积隔离中的至少一个。
4.根据权利要求1所述的半导体装置，其中，该导电板至少部分地设置在形成于该第一阱区和该第二阱区之间的p-n结上方。
5.根据权利要求1所述的半导体装置，其中，该导电板包括多晶硅或金属。
6.根据权利要求1所述的半导体装置，其中，该导电板、该隔离元件、该第二阱区和该掩埋层形成减少表面场(RESURF)结构。
7.根据权利要求1所述的半导体装置，其中，终端接触件未存在于该基极区中，使得该基极区被配置为浮动。
8.根据权利要求1所述的半导体装置，其中，该第一导电区包括第三阱区和至少部分地设置在该第三阱区内的终端区。
9.根据权利要求1所述的半导体装置，其中，该第二阱区整体设置在该掩埋层上并接触该掩埋层。
10.根据权利要求1所述的半导体装置，其中，该第一阱区接触该掩埋层。
11.根据权利要求1所述的半导体装置，其中，该第一阱区和该第一导电区设置为至少部分地围绕该第二阱区、该第二导电区和该第三导电区。
12.根据权利要求1所述的半导体装置，其中，该第一阱区和该第一导电区设置在该第二阱区的第一侧，其中，另一第一阱区和另一第一导电区设置在该第二阱区的第二侧，其中，该掩埋层在该第一阱区和该...
【专利技术属性】
技术研发人员：曾杰，R·库马尔，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：新加坡;SG
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。