【技术实现步骤摘要】
一种硅控整流器及其制造方法
本专利技术涉及集成电路生产制造领域，特别是涉及一种无回滞效应硅控整流器。本专利技术还涉及一种无回滞效应硅控整流器的制造方法。
技术介绍
高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(24例如LDMOS)本身不像普通的低压器件适用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。如图1所示，从常规高压器件回滞效应曲线可以得出以下缺陷：1)维持电压(Vh)过低，往往大大低于高压电路的工作电压，高压电路正常工作时容易导致闩锁效应；2)二次击穿电流(热击穿电流,It2)过低，这是因为LDMOS在泄放ESD电流时因为器件结构特性发生局部电流拥堵(LocalizedCurrentCrowding)所致。因而工业界在解决高压电路防静电保护设计的时候，往往采用两种思路来实现：1)对用于防静电保护模块的高压器件结构进行调整，优化其回滞效应曲线，使之适用于防静电保护设计，但往往因为高压器件本身的结构特性的原因实践起来比较困难；2)用一定数量的...
【技术保护点】
1.一种硅控整流器，其特征在于，包括：/nP型半导体衬底(80)；/nN阱(60)和P阱(70)，形成于P型半导体衬底(80)上部；/n第一高浓度P型掺杂区(20)和第一高浓度N型掺杂区(28)，形成于N阱(60)上部；/n第二高浓度P型掺杂区(24)和第二高浓度N型掺杂区(26)，形成于P阱(70)上部；/n第三高浓度P型掺杂区(22)，形成于N阱(60)和P阱(70)分界处上方；/n其中，第一高浓度P型掺杂区(20)和第一高浓度N型掺杂区(28)之间形成有第一宽度(S)的N阱(60)，第一高浓度N型掺杂区(28)和第三高浓度P型掺杂区(22)之间形成有第二宽度(D1)的...
【技术特征摘要】
1.一种硅控整流器，其特征在于，包括：
P型半导体衬底(80)；
N阱(60)和P阱(70)，形成于P型半导体衬底(80)上部；
第一高浓度P型掺杂区(20)和第一高浓度N型掺杂区(28)，形成于N阱(60)上部；
第二高浓度P型掺杂区(24)和第二高浓度N型掺杂区(26)，形成于P阱(70)上部；
第三高浓度P型掺杂区(22)，形成于N阱(60)和P阱(70)分界处上方；
其中，第一高浓度P型掺杂区(20)和第一高浓度N型掺杂区(28)之间形成有第一宽度(S)的N阱(60)，第一高浓度N型掺杂区(28)和第三高浓度P型掺杂区(22)之间形成有第二宽度(D1)的N阱(60)，第一高浓度N型掺杂区(28)宽度为第三宽度(D2)，第三高浓度P型掺杂区(22)宽度为第四宽度(D3)，第二高浓度P型掺杂区(24)宽度为第五宽度(D4)。
2.如权利要求1所述的硅控整流器，其特征在于，还包括：
第一浅沟槽隔离(10)，与第一高浓度P型掺杂区(20)邻接，形成在第一高浓度P型掺杂区(20)左侧N阱(60)中；
第二浅沟槽隔离(12)，与第二高浓度P型掺杂区(24)和第三高浓度P型掺杂区(22)邻接，形成在第二高浓度P型掺杂区(24)和第三高浓度P型掺杂区(22)之间的P阱(70)中；
第三浅沟槽隔离(14)，与第二高浓度P型掺杂区(24)和第二高浓度N型掺杂区(26)邻接，形成在第二高浓度P型掺杂区(24)和第二高浓度N型掺杂区(26)邻接之间的P阱(70)中；
第四浅沟槽隔离(16)，与第二高浓度N型掺杂区(26)邻接，形成在第二高浓度P型掺杂区(26)右侧P阱(70)中。
3.如权利要求1所述的硅控整流器，其特征在于：第一宽度(S)范围是0.2um～10um，第二宽度(D1)范围是0.2～2um，第三宽度(D2)范围是0.2um～5um，第四宽度(D3)范围是0.2um～10um，第五宽度(D4)范围是0.2um～10um。
4.如权利要求1所述的硅控整流器，其特征在于：其能通过调节第三宽度(D2)和第五宽度(D4)来调节维持电压实现无回滞效应特性。
5.如权利要求1所述的硅控整流器，其特征在于：其能通过调节第二宽度(D1)调节其回滞效应时的触发电压。
6.如权利要求1-5任意一项所述的硅控整流器，其特征在于：其用于ESD保护时，通过金属将第一高浓度P型掺杂区(20)和第一高浓度N型掺杂区(28)连接作为ESD保护结构的阳极，通过金属将第二高浓度P型掺杂区(24)和第二高浓度N型掺杂区(26)连接作为ESD保护结构的阴极。
7.一种...
【专利技术属性】
技术研发人员：朱天志，黄冠群，陈昊瑜，邵华，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。