用于制造半导体装置封装的方法、封装和并入有此类封装的系统制造方法及图纸

本申请案涉及用于制造半导体装置封装的方法、封装和并入有此类封装的系统。形成半导体装置封装的方法包括堆叠多个裸片，所述裸片堆叠呈现细接合线并且具有外环境涂层，所述接合线和环境涂层包括原位形成的化合物。还公开因此形成的半导体装置封装和并入有此类封装的电子系统。

【技术实现步骤摘要】
用于制造半导体装置封装的方法、封装和并入有此类封装的系统分案申请的相关信息本案是分案申请。该分案的母案是申请日为2019年5月9日、申请号为201910384326.1、专利技术名称为“用于制造半导体装置封装的方法、封装和并入有此类封装的系统”的专利技术专利申请案。优先权主张本申请案主张2018年5月10日申请的申请审理中的“用于制造3D半导体装置封装的方法、所得封装和并入有此类封装的系统(METHODSFORFABRICATING3DSEMICONDUCTORDEVICEPACKAGES,RESULTINGPACKAGESANDSYSTEMSINCORPORATINGSUCHPACKAGES)”的美国专利申请案第15/976,398号的申请日的权益。
本文中所公开的实施例涉及制造包括多个半导体裸片的封装的方法。更特定地，本文中所公开的实施例涉及用于制造包括多个堆叠式半导体裸片的三维封装的的方法、所得封装和并入有此类封装的系统。
技术介绍
随着电子行业发展并且涵盖更多的不同应用例如智能电话和其它移动装置、日益紧凑的个人(手提式和平板)计算机、人工智能、物联网和云计算，对包括堆叠式半导体裸片的高密度、小外观尺寸模块化封装的需求不断增加。在此情况下，外观尺寸不仅包含封装的占用面积(长度和宽度)而且还包含高度、对移动应用程序的重要考虑等等。此类需求不仅针对存储器裸片封装，而且还针对不仅包括存储器裸片而且还包括存储器裸片以及逻辑、处理器和射频(RF)裸片中的一或多个的封装。虽然已展示可能制造此类封装，但半导体行业迄今尚未具备制造此类封装以提供合理成本下的小外观尺寸和商业规模上的可接受产额的能力。
技术实现思路
在一实施例中，一种用于制造半导体装置封装的方法包括：将包括其横向间隔开的半导体裸片位置的晶片粘附到载体衬底，其中所述晶片的有源表面面向所述载体衬底；在所述晶片的背侧上方形成电介质材料；将第一层级的经单分半导体裸片以相互横向间隔开的关系放置在相应半导体裸片位置上方；和将从所述晶片的所述背侧穿过所述电介质材料突出的导电柱连接到所述半导体裸片的经对齐端垫。在另一实施例中，一种形成半导体装置封装的方法包括在晶片的背侧上的相应半导体裸片位置上方以相互横向间隔开的关系堆叠多个层级的经单分半导体裸片；和在堆叠每一经单分半导体裸片之前，在半导体裸片位置或下部经单分半导体裸片的背侧上方形成电介质接合线材料。将经单分裸片的端垫连接到穿过所述半导体裸片位置的所述背侧上方或较低层级的经单分半导体裸片的背侧上方的所述电介质接合线材料暴露的相应导电柱；进行到所述经单分半导体裸片之间的空间中、到其划线区域中的材料中以及到半导体裸片位置之间的划线区域内的所述晶片的材料中的第一宽度的切割。在所述堆叠的最上部裸片的背侧上方、所述经单分半导体裸片的侧面上方以及半导体裸片位置之间的所述晶片的材料上方形成涂层，且进行在所述堆叠之间进入并穿过所述半导体裸片位置之间的所述晶片的剩余材料的第二更窄宽度的切割。在另一实施例中，一种半导体装置封装包括半导体裸片堆叠，其中所述堆叠的最下部半导体裸片的表面横向突出到超过所述堆叠的其它较高半导体裸片的外围；所述堆叠的相邻半导体裸片之间的非聚合电介质接合线材料；所述堆叠的相邻半导体裸片的金属柱与经对齐端垫之间的连接，所述连接包括扩散接合或通过用所述电介质接合线材料对所述半导体裸片的电介质接合来保全的相互接触；和大体保形的非聚合涂层，其在所述堆叠的最上部半导体裸片的背侧上方延伸，在所述堆叠的侧面上的所述半导体裸片的材料上方延伸并接触所述材料，并且在所述堆叠的所述最下部半导体裸片的所述横向突出表面上方延伸并接触所述横向突出表面。在又一实施例中，一种电子系统包括至少一个输入装置；至少一个输出装置；处理器装置，其以可操作方式耦合到所述至少一个输入装置和所述至少一个输出装置；和存储器装置。所述存储器装置包括半导体裸片堆叠，其中所述堆叠的最下部半导体裸片横向突出到超过所述堆叠的其它较高半导体裸片的外围；电介质接合线材料，其包括所述堆叠的相邻半导体裸片之间的原位形成的化合物；和所述堆叠的相邻半导体裸片的金属柱与经对齐端垫之间的连接，所述连接包括扩散接合或通过所述半导体裸片的电介质接合来保全的相互接触。包括原位形成的化合物的大体保形涂层在所述堆叠的最上部半导体裸片的背侧上方延伸，在所述堆叠的侧面上的所述半导体裸片的材料上方延伸并接触所述半导体裸片的材料，并且在所述堆叠的所述横向突出的最下部半导体裸片上方延伸并接触所述横向突出的最下部半导体裸片。附图说明图1到14是根据本公开的实施例的制造半导体装置封装的方法的实施例的横截面示意图；图15是根据本公开的实施例的封装的半导体裸片的一部分的扩大的示意性横截面图；图16A是根据本公开的实施例的制造并且包含存储器裸片和RF裸片的半导体装置封装的横截面示意图；图16B是根据本公开的实施例的制造并且包含存储器裸片和逻辑裸片的半导体装置封装的横截面示意图；和图17是根据本公开的一个或多个实施例的包含至少一个半导体装置封装的电子系统的框图。具体实施方式公开一种制造包括多个堆叠式半导体裸片的半导体装置封装的方法。在一些实施例中，所述封装仅包括存储器裸片，而在其它实施例中，所述封装包括存储器裸片和至少一种其它类型的裸片，例如处理器、逻辑或射频(RF)裸片。以下描述提供例如大小、形状、材料成分和定向等具体细节以便提供对本公开的实施例的充分描述。然而，所属领域的技术人员将理解，可在不必采用这些具体细节的情况下实践本公开的实施例。可与行业中采用的常规制造技术结合来实践本公开的实施例。另外，下文提供的描述不形成用于制造半导体装置封装或包含半导体装置封装的较高层级组合件的完整过程流。下文仅详细地描述理解本公开的实施例所必需的那些过程动作和结构。可由常规制造过程执行用以从本文中所描述的过程和封装形成完整半导体装置封装或包含半导体装置封装的更高层级组合件的额外动作。本文中呈现的图式仅出于说明性目的，且并不意图为任何特定材料、组件、结构、装置或系统的实际视图。应预期例如由于制造技术和/或公差引起的图式中描绘的形状的变化。因此，本文中所描述的实施例不应解释为限于如所说明的特定形状或区域，而是包含例如由制造引起的形状偏离。举例来说，说明或被描述为箱形的区域可具有粗糙和/或非线性特征，且说明或描述为圆形的区域可包含一些粗糙和/或线性特征。此外，所说明的表面之间的锐角可为圆角，且反之亦然。因此，图中所说明的区域在性质上是示意性的，且其形状并不意图说明区域的精确形状并且不限制本专利技术权利要求的范围。图式并不一定按比例绘制。如本文中所使用，术语“包括”、“包含”、“含有”、“表征为”和其语法等效物是包含端点的或开放的术语，其不排除额外的未列出元件或方法动作，而是还包含更具限定性术语“由…组成”和“主要由…组成”以及其语法等效物。如本文中所使用，关于材料、结构、特征或方法动作的术语“可”指示此类本文档来自技高网...

【技术保护点】
1.一种半导体装置封装，其包括：/n半导体裸片堆叠，其中所述堆叠的最下部半导体裸片的表面横向突出到超过所述堆叠的其它较高半导体裸片的外围；/n所述堆叠的相邻半导体裸片之间的非聚合电介质接合线材料；/n所述堆叠的相邻半导体裸片的金属柱与经对齐端垫之间的连接，所述连接包括扩散接合或通过用所述非聚合电介质接合线材料对所述半导体裸片的电介质接合来保全的相互接触；和/n大体保形的非聚合涂层，其在所述堆叠的最上部半导体裸片的背侧上方延伸，在所述堆叠的侧面上的所述半导体裸片的材料上方延伸并接触所述材料，并且在所述堆叠的所述最下部半导体裸片的所述横向突出表面上方延伸并接触所述横向突出表面。/n

【技术特征摘要】
20180510 US 15/976,3981.一种半导体装置封装，其包括：
半导体裸片堆叠，其中所述堆叠的最下部半导体裸片的表面横向突出到超过所述堆叠的其它较高半导体裸片的外围；
所述堆叠的相邻半导体裸片之间的非聚合电介质接合线材料；
所述堆叠的相邻半导体裸片的金属柱与经对齐端垫之间的连接，所述连接包括扩散接合或通过用所述非聚合电介质接合线材料对所述半导体裸片的电介质接合来保全的相互接触；和
大体保形的非聚合涂层，其在所述堆叠的最上部半导体裸片的背侧上方延伸，在所述堆叠的侧面上的所述半导体裸片的材料上方延伸并接触所述材料，并且在所述堆叠的所述最下部半导体裸片的所述横向突出表面上方延伸并接触所述横向突出表面。


2.根据权利要求1所述的半导体装置封装，其进一步包括从所述堆叠的其它半导体裸片对面的所述最下部半导体裸片的表面突出的导电柱。


3.根据权利要求1所述的半导体装置封装，其中所述大体保形的非聚合涂层在其横向外围处延伸到所述非聚合电介质接合线材料与所述堆叠的相邻半导体裸片的材料之间的开口内。


4.根据权利要求1所述的半导体装置封装，其中所述非聚合电介质接合线材料以及所述非聚合涂层各自包括原位形成的化合物。


5.根据权利要求4所述的半导体装置封装，其中所述化合物从由氧化硅、氮化硅、氮氧化硅、TEOS氧化物或O3/TEOS氧化物组成的群组中选择。


6.根据权利要求1所述的半导体装置封装，其中所述堆叠的至少一个半导体裸片具有存储器以外的功能。


7.根据权利要求6所述的半导体装置封装，其中至少一个其它半导体裸片具有包括逻辑、处理器或射频的功能。


8.一种电子系统，其包括：
至少一个输入装置；
至少一个输出装置；
处理器装置，其以可操作方式耦合到所述至少一个输入装置和所述至少一个输出装置；和
存储器装置；
其中所述存储器装置包括：
半导体裸片堆叠，其中所述堆叠的最下部半导体裸片横向突出到超过所述堆叠的其它较高半导体裸片的外围；
电介质接合线材料，其包括所述堆叠的相邻半导体裸片之间的原位形成的化合物；
所述堆叠的相邻半导体裸片之间的电连接，所述电连接包括扩散接合或通过所述半导体裸片的电介质接合来保全的导电元件的相互接触；和
涂层，其包括原位形成的化合物且在所述堆叠的最上部半导体裸片的背侧上方延伸，在所述堆叠的侧面上的所述半导体裸片的材料上方延伸并接触所述半导体裸片的材料，并且在所述堆叠的所述横向突出的最下部半导体裸片上方延伸并接触所述横向突出的最下部半导体裸片。


9.根据权利要求8所述的电子系统，其中所述存储器装置包括具有存储器以外的功能的至少一个裸片。


10.根据权利要求8所述的电子系统，其中所述堆叠的所述半导体裸片包括DRAM裸片或NAND闪存裸片中的至少一者。


11.一种半导体装置封装，其包括：
半导体裸片堆叠；
所述堆叠的半导体裸片之间的非聚合电介质接合线材料；
所述堆叠的半导体裸片之间的电连接，所述连接包括扩散接合或通过用所述非聚合电介质接合线材料对所述半导体裸片的电介质接合来保全的相互接触；和
非聚合涂层，其在所述堆叠的最上部半导体裸片的背侧上方延伸，在所述堆叠的侧面上的所述半导体裸片的材料上方延伸并接触所述材料。


12.根据权利要求11所述的半导体装置封装，其进一步包括从所述堆叠的其它半导体裸片对面的所述最下部半导体裸片突出的导电元件。


13.根据权利要求11所述的半导体装置封装，其中所述非聚合涂层在其横向外围处延伸到所述堆叠的相邻半导体裸片之间的开口内。


14.根据权利要求11所述的半导体装置封装，其中所述非聚合电介质接合线材料以及所述非聚合涂层各自包括原位形成的化合物。


15.根据权利要求14所述的半导体装置封装，其中化合物的每一者是氧化硅、氮化硅、氮氧化硅、TEOS氧化物或O3/TEOS氧化物。


16.根据权利要求15所述的半导体装置封装，其中所述接合线材料的化合物不同于所述涂层的化合物。


17.根据权利要求11所述的半导体装置封装...

【专利技术属性】
技术研发人员：仲野英一，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US