多裸片封装模块及方法技术

本申请公开了一种多裸片封装模块及方法。该多裸片封装模块包括：嵌入裸片，被埋在基板中；电组件，被放置在基板上方，通过导体与基板电连接；倒装裸片，被放置在基板上方、电组件下方，或被放置在基板下方，并通过导体与基板电连接。所述多裸片封装模块降低了成本、提高了性能。

【技术实现步骤摘要】
多裸片封装模块及方法
本专利技术涉及一种半导体封装，更具体地说，本专利技术涉及一种多裸片封装模块及方法。
技术介绍
近几年来，客户端电子产品的要求在显著提高。微型化和可便携性成为势不可挡的趋势，促使芯片封装更加紧凑。相应地，便携式电子设备在具有更多功能和更好性能的同时，其体积也变得越来越小。因此，现今的功率供应系统被要求具有更小的尺寸、更高的功率输出、更多的功能和更高的效率。在这些要求下，有些技术将开关器件如场效应晶体管和控制器集成进单片裸片。但是，通常来说，控制器采用互补金属氧化物半导体工艺(CMOS工艺)，需要18至20层掩膜制作工艺；而开关器件通常采用双扩散金属氧化物半导体工艺(DMOS工艺)，只需要8至9层掩膜制作工艺。因此，这种单裸片由于将开关器件和控制器一起制作，制作成本高。
技术实现思路
因此本专利技术的目的在于解决现有技术的上述技术问题，提出一种多裸片封装模块及方法。根据本专利技术的实施例，提出了一种多裸片封装模块，包括：嵌入裸片，被埋在基板中；电组件，被放置在基板上方，通过导体与基板电连接；倒装裸片，被放置在基板上方、电组件下方，或被放置在基板下方，并通过导体与基板电连接。根据本专利技术的实施例，还提出了一种多裸片封装模块，包括，嵌入裸片，被埋在基板中；上倒装裸片，被放置在基板上方，通过导体与基板电连接；下倒装裸片，被放置在基板下方，通过导体与基板电连接；电组件，被放置在上倒装裸片上方，通过导体与基板电连接。根据本专利技术的实施例，还提出了一种多裸片封装模块，包括：输入引脚，接收输入电压，该输入引脚电连接至其上形成有上端功率开关的第一裸片；出引脚，电连接至电组件，所述电组件被放置在基板上方；接地引脚，电连接至其上形成有下端功率开关的第二裸片；控制引脚，接收控制信号，所述控制引脚电连接至其上形成有控制器的第三裸片；其中：第一裸片、第二裸片和第三裸片的其中一个裸片为嵌入裸片，被埋在基板中；另外两个裸片为倒装裸片，均被放置在基板下方，或者均被放置在基板上方、电组件下方；或者其中一个倒装裸片被放置在基板下方，另一个倒装裸片被放置在基板上方、电组件下方。根据本专利技术的实施例，还提出了一种多裸片封装的方法，包括：将嵌入裸片埋入基板，所述基板具有多层金属层；将电组件放置在基板上方；将倒装裸片放置在基板上方、电组件下方或放置在基板下方；通过导体电连接嵌入裸片、倒装裸片、电组件和基板。根据本专利技术各方面的上述多裸片封装模块及方法，降低了成本、提高了性能。附图说明图1为根据本专利技术实施例的多裸片封装模块100的剖面结构示意图；图2为根据本专利技术实施例的多裸片封装模块200的剖面结构示意图；图3为根据本专利技术实施例的多裸片封装模块300的剖面结构示意图；图4为根据本专利技术实施例的多裸片封装模块400的剖面结构示意图；图5为根据本专利技术实施例的多裸片封装模块500的剖面结构示意图；图6为根据本专利技术实施例的多裸片封装模块600的剖面结构示意图；图7为根据本专利技术实施例的多裸片封装模块700的剖面结构示意图；图8为根据本专利技术实施例的多裸片封装模块800的剖面结构示意图；图9为根据本专利技术实施例的多裸片封装模块900的剖面结构示意图；图10示意性示出了根据本专利技术实施例的多裸片封装模块1000；图11示意性示出了根据本专利技术实施例的多裸片封装的方法流程图1100。具体实施方式下面将详细描述本专利技术的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本专利技术。在以下描述中，为了提供对本专利技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本专利技术。在其他实例中，为了避免混淆本专利技术，未具体描述公知的电路、材料或方法。在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本专利技术至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“耦接到”或“连接到”另一元件时，它可以是直接耦接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。图1为根据本专利技术实施例的多裸片封装模块100的剖面结构示意图。在图1所示实施例中，所述多裸片封装模块100包括：嵌入裸片101，被埋在基板110中；倒装裸片102，被放置在基板110的上方，通过导体111(如焊料凸块、过孔结构、和/或金属线)与基板110电连接；电组件(如电感、电容)130，被放置在倒装裸片102上方，通过导体111与基板110电连接。在本专利技术一个实施例中，所述嵌入裸片101包括其上形成有接触点(如焊料凸块)的有源面11T，该有源面通常也被称为上表面或顶面，与有源面相反的另一面通常被称为底面。在本专利技术的实施例中，“倒装裸片”是指裸片的接触区通过焊料凸块直接与引线框架或基底电耦接的任意裸片；“基板”是指封装级别的材料制成的载板，应用于类似印制电路板PCB中，包括多个金属层；“焊料凸块”是指用来直接电耦接两个接触区的球状或柱状金属小块(如铜柱)，该金属小块多以焊料填充。在本专利技术一个实施例中，通过在裸片和基板上打过孔、并使用金属材料例如铜来填充过孔，以在裸片之间、裸片与基板之间、及裸片与外部接触之间形成金属线连接。在本专利技术一个实施例中，所述嵌入裸片101的有源面11T可以朝上(有源面11T朝向倒装裸片102，如图1所示)，也可以朝下(有源面背向倒装裸片102，如图2所示)。如图1所示，当嵌入裸片101的有源面11T朝上时，嵌入裸片101的有源面通过导体112与倒装裸片102和基板110电连接。如图2所示，当嵌入裸片101的有源面11T朝下时，嵌入裸片101的有源面通过导体113与基板110电连接。在本专利技术一个实施例中，导体112通过金属线和过孔结构，经由基板110的下表面被引出，以作为嵌入裸片101的输入输出端子。前述图1和图2所示实施例的倒装裸片102被放置在基板110上方、电组件130下方，但是本领域技术人员应当意识到，倒装裸片102也可以被放置在其他位置，如下图3所示。图3为根据本专利技术实施例的多裸片封装模块300的剖面结构示意图。在图3所示实施例中，所述多裸片封装模块300包括：嵌入裸片101，被埋在基板110中；倒装裸片103，被放置在基板110下方(如被贴在基板110的下表面)，通过导体114(如焊料凸块、过孔结构、和/或金属本文档来自技高网...

【技术保护点】
1.一种多裸片封装模块，包括：/n嵌入裸片，被埋在基板中；/n电组件，被放置在基板上方，通过导体与基板电连接；/n倒装裸片，被放置在基板上方、电组件下方，或被放置在基板下方，并通过导体与基板电连接。/n

【技术特征摘要】
1.一种多裸片封装模块，包括：
嵌入裸片，被埋在基板中；
电组件，被放置在基板上方，通过导体与基板电连接；
倒装裸片，被放置在基板上方、电组件下方，或被放置在基板下方，并通过导体与基板电连接。


2.如权利要求1所述的多裸片封装模块，其中所述嵌入裸片和倒装裸片通过基板的不同金属层引出，作为多裸片封装模块的外部引脚。


3.如权利要求1所述的多裸片封装模块，其中所述嵌入裸片的部分边缘与倒装裸片的部分边缘在垂直方向有交叠。


4.一种多裸片封装模块，包括：
嵌入裸片，被埋在基板中；
上倒装裸片，被放置在基板上方，通过导体与基板电连接；
下倒装裸片，被放置在基板下方，通过导体与基板电连接；
电组件，被放置在上倒装裸片上方，通过导体与基板电连接。


5.如权利要求4所述的多裸片封装模块，其中所述嵌入裸片的部分边缘与上倒装裸片的部分边缘、及下倒装裸片的部分边缘在垂直方向有交叠。


6.如权利要求4所述的多裸片封装模块，其中嵌入裸片具有有源面，该有源面朝向倒装裸片，并通过导体与基板、上倒装裸片及电组件电连接。


7...

【专利技术属性】
技术研发人员：蒲应江，蒋航，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：四川;51