一种冗余时钟信号切换电路和方法技术

本发明专利技术公开了一种冗余时钟信号切换电路和方法，电路中多路时钟信号分别连接到时钟信号叠加单元的输入端，多路时钟信号经过时钟信号叠加单元叠加处理后输出作为单板或单元板的时钟信号；每路时钟信号都由各自对应的切换控制端进行通断控制。采用本发明专利技术提出的切换电路和方法，如果一旦有时钟信号因故障或需要关掉，并不会影响供共给单板时钟的连续，确保了系统业务不被中断。

【技术实现步骤摘要】

本专利技术涉及计算机通信领域，更具体地涉及到计算机通信硬件平台中用于单板接收冗余时钟信号的切换电路和方法。
技术介绍
目前的通信硬件平台中的系统时钟信号的冗余处理技术有多种实现方法，按相对于系统中接收系统时钟的单板(或单元)来说，同一种时钟信号有几路输入的情况来分，可以大致分为两类：1)对于系统的同一种时钟信号，需要接收系统时钟的单板(或单元)任何时刻只能有一路输入。在这种情况下，系统设计的冗余时钟信号的切换一般放在时钟信号发送端。2)对于系统的同一种时钟信号，需要接收系统时钟的单板(或单元)可以有两路或多路输入，并且可能来自不同的时钟发送源。在这种情况下，冗余时钟信号的切换操作必需放在接收时钟信号的单板(或单元)上。对于第二种情况，现有的时钟信号切换技术还是一般采用如图1所示的方式，利用三态门或者其他开关器件来实现。图中CLK1A、CLK1B表示两个互为冗余的输入时钟信号；OUTPUT为输出信号，用于单板内的电路；S1端为切换控制端。现有技术的切换方法不能克服因主用的时钟信号CLK1A(假设系统选用了CLK1A做为主用时钟信号)丢失到S1切换控制端产生切换动作的时间差对系统造成的影响，这种时钟信号丢失的中断一般情况下会直接引起系统业务的中断。现有技术中还缺少一种简单有效的在接收端对冗余时钟信号进行切换的电路和方法。
技术实现思路
本专利技术解决的技术问题是提出了一种用于多路冗余时钟信号高质量切换电路和方法，以减小因时钟切换而影响到单板的正常工作。-->本专利技术提出的冗余时钟信号切换电路，多路时钟信号分别连接到时钟信号叠加单元的输入端，多路时钟信号经过时钟信号叠加单元叠加处理后输出作为单板或单元板的时钟信号；每路时钟信号都由各自对应的切换控制端进行通断控制。优选的，切换电路还包括一个整形单元，叠加单元输出的信号经过整形单元限幅放大整形后输入单板或单元板。优选的，所述叠加单元采用求和电路，例如反向求和电路。优选的，所述叠加单元采用逻辑门电路。本专利技术提出的冗余时钟信号切换方法，包括以下处理步骤：1)启动时，系统选择一路时钟信号的切换控制端打开，其他各路时钟信号的控制端关闭，该时钟信号经过叠加单元后输入整形单元，整形单元对输入的时钟信号进行整形处理后输入单板或单元板；2)当系统获得各路时钟信号的锁定消息后，打开对应各路时钟信号的控制端，叠加单元对输入的各路时钟信号进行叠加处理后输入整形单元，然后由整形单元对输入的叠加时钟信号进行整形处理后输入单板或单元板；3)当输入的时钟信号因发生故障或人为切换时，该路时钟信号丢失，叠加单元对其余各路时钟信号进行叠加处理后输入整形单元，然后由整形单元后输入的叠加时钟信号进行整形处理后输入单板或单元板；当该路时钟信号恢复并和主用时钟信号锁定后，该路时钟信号参与叠加处理。本专利技术提出的冗余时钟信号切换电路与现有技术相比，具有以下技术效果：在主时钟信号丢失之前，备用的时钟信号和主用时钟信号已经叠加，当主时钟信号丢失，则不会造成单板时钟信号的中断，从而确保系统业务不被中断。附图说明图1是现有技术单板中通常使用的参考时钟切换电路原理图；图2是本专利技术中使用的单板中参考时钟冗余切换电路原理图；图3是本专利技术中在具体系统中实际应用的电路图原理图。-->具体实施方式下面以两路冗余时钟信号为例并结合附图对本专利技术作进一步详细的说明。如图2所示的冗余时钟信号切换电路，，CLK1A和CLK1B为输入到单板(或系统单元板)的互为冗余的时钟信号；S1A和S1B为这两路时钟信号选通的控制端。两路时钟信号分别连接到时钟信号叠加单元的输入端，并经过时钟信号叠加单元叠加处理。图2所示两路时钟信号采用反向求和电路来叠加两路时钟信号，具体实现中也可以采用其他方式的求和电路或者逻辑门电路来实现多路冗余时钟信号的叠加处理。叠加单元输出的信号经过整形单元限幅放大整形后输入单板或单元板。如图3所示，两块系统时钟单板A、B给系统各单板提供两路互为冗余的CLK1A和CLK1B两路时钟信号，系统管理板负责系统管理消息的传送。系统单元板中的时钟冗余电路参见图2所示。信号冗余的实现过程如下：1)假设单板(或系统单元板)根据系统默认先安排了CLK1A时钟信号为单板主用信号，打开S1A开关。2)单板(或系统单元板)从系统管理板获得CLK1B已和CLK1A锁定的消息通知后，打开S1B开关，让两路时钟信号叠加。这时，CLK1A和CLK1B两路时钟信号任一路发生故障而丢失，或人为切换，单板上的OUTPUT时钟信号继续保持。3)当该路时钟信号恢复并和主用时钟信号锁定后，该路时钟信号参与叠加处理。综上所述，在目前的通信硬件平台系统中采用本专利技术方法处理单板上的两路输入时钟信号的冗余方法满足了系统的需求。对于多路冗余时钟信号的输入也同样适用，在此就不再详细说明。此外本专利技术提出的电路和方法对提供切换的冗余时钟信号有较高的要求，要求供选择的时钟信号的频率和相位要处于锁定状态，只有满足条件的时钟信号，才建议采用本专利技术提供的方案。-->本文档来自技高网...

【技术保护点】
一种冗余时钟信号切换电路，其特征在于，多路时钟信号分别连接到时钟信号叠加单元的输入端，多路时钟信号经过时钟信号叠加单元叠加处理后输出作为单板或单元板的时钟信号；每路时钟信号都由各自对应的切换控制端进行通断控制。

【技术特征摘要】
CN 2007-3-9 20071007346641. 一种冗余时钟信号切换电路，其特征在于，多路时钟信号分别连接到时钟信号叠加单元的输入端，多路时钟信号经过时钟信号叠加单元叠加处理后输出作为单板或单元板的时钟信号；每路时钟信号都由各自对应的切换控制端进行通断控制。2. 根据权利要求1所述的冗余时钟信号切换电路，其特征在于，还包括一个整形单元，叠加单元输出的信号经过整形单元限幅放大整形后输入单板或单元板。3. 根据权利要求1或2所述的冗余时钟信号切换电路，其特征在于，所述叠加单元采用求和电路。4. 根据权利要求3所述的冗余时钟信号切换电路，其特征在于，所述求和电路为反向求和电路。5. 根据权利要求1或2所述的冗余时钟信号切换电路，其特征在于，所述叠...

【专利技术属性】
技术研发人员：邵贵阳，赵阳，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]