三维存储器及其形成方法技术

本发明专利技术涉及一种三维存储器及其形成方法。所述三维存储器的形成方法包括如下步骤：提供一衬底，所述衬底表面具有第一堆叠结构、以及覆盖于所述第一堆叠结构表面的连接层；形成贯穿所述连接层的开口和贯穿所述第一堆叠结构的第一沟道孔，所述开口与所述第一沟道孔连通；扩大所述开口的特征尺寸，使得扩大后的所述开口的底部的特征尺寸大于所述第一沟道孔的顶部的特征尺寸；形成填充层于所述开口内和空的所述第一沟道孔内。本发明专利技术扩大了后续第二沟道孔与第一沟道孔对准窗口的宽度，避免了所述第一沟道孔的侧壁在后续工艺中受到损伤，还大幅度简化了三维存储器的制造步骤，降低了三维存储器的制造成本。维存储器的制造成本。维存储器的制造成本。

【技术实现步骤摘要】
三维存储器及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种三维存储器及其形成方法。

技术介绍

[0002]随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
[0003]其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
[0004]为了提高3D NAND存储器等三维存储器的集成度，具有双层沟道孔结构的三维存储器应运而生。具有双层沟道孔结构的三维存储器通常包括下堆叠结构中的下沟道孔和位于上堆叠结构中的上沟道孔。但是，在当前的制程工艺中，由于上下沟道孔制程工艺的限制，制备的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的形成方法，其特征在于，包括如下步骤：提供一衬底，所述衬底表面具有第一堆叠结构、以及覆盖于所述第一堆叠结构表面的连接层；形成贯穿所述连接层的开口和贯穿所述第一堆叠结构的第一沟道孔，所述开口与所述第一沟道孔连通；扩大所述开口的特征尺寸，使得扩大后的所述开口的底部的特征尺寸大于所述第一沟道孔的顶部的特征尺寸；形成填充层于所述开口内和空的所述第一沟道孔内。2.根据权利要求1所述的三维存储器的形成方法，其特征在于，扩大所述开口的特征尺寸之前，还包括如下步骤：形成外延半导体层于所述第一沟道孔底部。3.根据权利要求1所述的三维存储器的形成方法，其特征在于，扩大所述开口的特征尺寸的具体步骤包括：采用干法刻蚀工艺刻蚀且仅刻蚀所述连接层，以扩大所述开口的特征尺寸。4.根据权利要求3所述的三维存储器的形成方法，其特征在于，采用干法刻蚀工艺刻蚀且仅刻蚀所述连接层的具体步骤包括：对所述连接层进行第一阶段干法刻蚀；对所述连接层进行第二阶段干法刻蚀，所述第二阶段干法刻蚀所采用的射频功率小于所述第一阶段干法刻蚀所采用的射频功率。5.根据权利要求4所述的三维存储器的形成方法，其特征在于，对所述连接层进行第一阶段干法刻蚀的具体步骤包括：在第一射频频率、第一射频功率的条件下通入刻蚀气体，以及在第二射频频率、第二射频功率的条件下通入调节气体，对所述连接层进行第一阶段干法刻蚀，所述第一射频频率小于所述第二射频频率，所述第一射频功率大于所述第二射频功率，所述刻蚀气体用于刻蚀所述连接层，所述调节气体用于调节所述刻蚀气体刻蚀所述连接层的刻蚀速率；对所述连接层进行第二阶段干法刻蚀的具体步骤包括：在第一射频频率、第三射频功率的条件下通入所述刻蚀气体，以及在第二射频频率、第四射频功率的条件下通入所述调节气体，对所述连接层进行第二阶段干法刻蚀，所述第三射频功率小于所述第一射频功率，且所述第四射频功率小于所述第二射频功率。6.根据权利要求5所述的三维存储器的形成方法，其特征在于，所述第三射频功率与所述第四射频功率相等，且所述第三射频功率和所述第四射频功率均小于所述第二射频功率。7.根据权利要求6所述的...

【专利技术属性】
技术研发人员：张珍珍，刘隆冬，李明，周颖，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：