非易失性存储器装置制造方法及图纸

提供了一种非易失性存储器装置。所述非易失性存储器装置包括：基底；第一模制结构，设置在基底上并且包括多个第一栅电极；第二模制结构，设置在第一模制结构上并且包括多个第二栅电极；以及多个沟道结构，通过穿透第一模制结构和第二模制结构而与所述多个第一栅电极和所述多个第二栅电极交叉，其中，第一模制结构包括彼此间隔开的第一堆叠件和第二堆叠件，并且第二模制结构包括堆叠在第一堆叠件上的第三堆叠件、堆叠在第二堆叠件上的第四堆叠件以及连接第三堆叠件和第四堆叠件的第一连接部。及连接第三堆叠件和第四堆叠件的第一连接部。及连接第三堆叠件和第四堆叠件的第一连接部。

【技术实现步骤摘要】
非易失性存储器装置
[0001]本申请要求于2019年10月11日提交的韩国专利申请第10-2019-0125849号的优先权，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]本公开涉及一种非易失性存储器装置和一种制造该非易失性存储器装置的方法，更具体地，涉及一种包括字线切割区的非易失性存储器装置和一种制造该非易失性存储器装置的方法。

技术介绍

[0003]半导体存储器装置大体上分为易失性存储器装置或非易失性存储器装置。
[0004]为了满足消费者对改善的性能和/或更便宜的价格的需求，非易失性存储器装置的集成密度已经增大。二维(2D)或平面存储器装置的集成密度由每个单位存储器单元占据的面积确定。近来，已经开发了其中单位存储器单元垂直布置的三维(3D)存储器装置。

技术实现思路

[0005]本公开的实施例提供了一种具有改善的产品可靠性的非易失性存储器装置。
[0006]本公开的实施例提供了一种制造具有改善的产品可靠性的非易失性存储器装置的方法。
[0007]然而，本公开的实施例不限于在这里所阐述的实施例。通过参考下面给出的本公开的详细描述，本公开的上述和其他实施例对于本公开所属领域的普通技术人员将变得更加明显。
[0008]根据本公开的实施例，提供了一种非易失性存储器装置，所述非易失性存储器装置包括：基底；第一模制结构，位于基底上并且包括多个第一栅电极；第二模制结构，位于第一模制结构上并且包括多个第二栅电极；以及多个沟道结构，通过穿透第一模制结构和第二模制结构而与所述多个第一栅电极和所述多个第二栅电极交叉，其中，第一模制结构包括彼此间隔开的第一堆叠件和第二堆叠件，并且第二模制结构包括堆叠在第一堆叠件上的第三堆叠件、堆叠在第二堆叠件上的第四堆叠件以及连接第三堆叠件和第四堆叠件的第一连接部。
[0009]根据本公开的前述和其他实施例，提供了一种非易失性存储器装置，所述非易失性存储器装置包括：基底；第一模制结构，位于基底上并且包括多个第一栅电极；第二模制结构，位于第一模制结构上并且包括多个第二栅电极；多个沟道结构，通过穿透第一模制结构和第二模制结构而与所述多个第一栅电极和所述多个第二栅电极交叉；以及位线，在第一方向上延伸，位线连接到所述多个沟道结构，其中，第一模制结构包括第一块沟槽，第一块沟槽在与第一方向交叉的第二方向上延伸，以完全切割第一模制结构，第二模制结构包括暴露第一块沟槽的一部分的多个第二块沟槽，并且所述多个第二块沟槽彼此间隔开并且在第二方向上布置。
[0010]根据本公开的实施例，提供了一种非易失性存储器装置，所述非易失性存储器装置包括：基底；第一模制结构，位于基底上并且包括多个第一栅电极；第二模制结构，位于第一模制结构上并且包括多个第二栅电极；多个沟道结构，通过穿透第一模制结构和第二模制结构而与所述多个第一栅电极和所述多个第二栅电极交叉；位线，在第一方向上延伸，位线连接到所述多个沟道结构；第一字线沟槽，在与第一方向交叉的第二方向上延伸，第一字线沟槽切割所述多个第一栅电极和所述多个第二栅电极；第二字线沟槽，在第二方向上延伸，第二字线沟槽切割所述多个第一栅电极和所述多个第二栅电极；以及第一块沟槽，在第一字线沟槽与第二字线沟槽之间在第二方向上延伸，第一块沟槽切割所述多个第一栅电极，其中，第一模制结构包括通过第一块沟槽分开的第一堆叠件和第二堆叠件，并且第二模制结构包括堆叠在第一堆叠件上的第三堆叠件、堆叠在第二堆叠件上的第四堆叠件以及连接第三堆叠件和第四堆叠件的多个第一连接部。
[0011]其他特征和实施例可以通过附随的具体实施例、附图和权利要求而是明显的。
附图说明
[0012]通过参照附图详细描述本公开的实施例，本公开的以上和其他实施例和特征将变得更加明显。
[0013]图1是根据本公开的一些实施例的非易失性存储器装置的电路图。
[0014]图2是根据本公开的一些实施例的非易失性存储器装置的布局图。
[0015]图3是沿着图2的线A-A截取的剖视图。
[0016]图4是示出图3的部分R1的放大剖视图。
[0017]图5是沿着图2的线B-B截取的剖视图。
[0018]图6是沿着图2的线C-C截取的剖视图。
[0019]图7是沿着图2的线D-D截取的剖视图。
[0020]图8是示出图2至图7的第一模制结构MS1和第二模制结构MS2的局部分解透视图。
[0021]图9是根据本公开的一些实施例的非易失性存储器装置的布局图。
[0022]图10是沿着图9的线E-E截取的剖视图。
[0023]图11是图9的非易失性存储器装置的局部分解透视图。
[0024]图12是根据本公开的一些实施例的非易失性存储器装置的局部分解透视图。
[0025]图13是根据本公开的一些实施例的非易失性存储器装置的局部分解透视图。
[0026]图14是根据本公开的一些实施例的非易失性存储器装置的局部分解透视图。
[0027]图15是根据本公开的一些实施例的非易失性存储器装置的局部分解透视图。
[0028]图16是根据本公开的一些实施例的非易失性存储器装置的剖视图。
[0029]图17是示出图16的部分R2的放大剖视图。
[0030]图18至图26示出了根据本公开的一些实施例的制造非易失性存储器装置的方法的步骤。
[0031]图27至图30示出了根据本公开的一些实施例的制造非易失性存储器装置的方法的步骤。
具体实施方式
[0032]在下文中将参照图1至图17描述根据本公开的一些实施例的非易失性存储器装置。
[0033]图1是根据本公开的一些实施例的非易失性存储器装置的电路图。
[0034]根据本公开的一些实施例的非易失性存储器装置的存储器单元阵列可以包括共源极线CSL、多条位线BL和/或多个单元串CSTR。
[0035]位线BL可以二维地布置。例如，位线BL可以彼此间隔开并且可以在第一方向X上延伸。多个单元串CSTR可以并联地连接到每条位线BL。单元串CSTR可以共同连接到共源极线CSL。也就是说，单元串CSTR可以设置在共源极线CSL与位线BL之间。
[0036]在一些实施例中，共源极线CSL可以二维地布置。例如，共源极线CSL可以彼此间隔开并且可以在第二方向Y上延伸。相同的电压可以被施加到共源极线CSL，或者不同的电压可以被施加到共源极线CSL，使得共源极线CSL可以被单独地控制。
[0037]单元串CSTR中的每个可以包括地选择晶体管GST、串选择晶体管SST和多个存储器单元晶体管MCT，地选择晶体管GST连接到共源极线CSL中的一条，串选择晶体管SST连接到位线BL中的一条，多个存储器单元晶体管MCT设置在地选择晶体管GST与串选择晶体管SST之间。存储器单元晶体管MCT中的每个可以包括数据存储元件。地选择晶体管GST、串选择晶体管SST和存储器单元晶体管MCT可以串联连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器装置，所述非易失性存储器装置包括：基底；第一模制结构，位于基底上并且包括多个第一栅电极；第二模制结构，位于第一模制结构上并且包括多个第二栅电极；以及多个沟道结构，通过穿透第一模制结构和第二模制结构而与所述多个第一栅电极和所述多个第二栅电极交叉，其中，第一模制结构包括彼此间隔开的第一堆叠件和第二堆叠件，并且第二模制结构包括堆叠在第一堆叠件上的第三堆叠件、堆叠在第二堆叠件上的第四堆叠件以及连接第三堆叠件和第四堆叠件的第一连接部。2.根据权利要求1所述的非易失性存储器装置，其中，第一模制结构包括将第一堆叠件和第二堆叠件分开的块沟槽，并且第一连接部在垂直于基底的顶表面的方向上不与块沟槽叠置。3.根据权利要求1所述的非易失性存储器装置，其中，第一连接部的底表面与基底的顶表面间隔开。4.根据权利要求1所述的非易失性存储器装置，所述非易失性存储器装置还包括：第三模制结构，位于第二模制结构上并且包括多个第三栅电极，其中，所述多个沟道结构通过穿透第三模制结构而与所述多个第三栅电极交叉。5.根据权利要求4所述的非易失性存储器装置，其中，第三模制结构包括堆叠在第三堆叠件上的第五堆叠件、堆叠在第四堆叠件上的第六堆叠件以及连接第五堆叠件和第六堆叠件的第二连接部。6.根据权利要求4所述的非易失性存储器装置，其中，第三模制结构包括堆叠在第三堆叠件上的第五堆叠件和堆叠在第四堆叠件上的第六堆叠件，并且第五堆叠件和第六堆叠件彼此间隔开。7.根据权利要求1所述的非易失性存储器装置，所述非易失性存储器装置还包括：第三模制结构，位于第一模制结构与第二模制结构之间并且包括多个第三栅电极，其中，所述多个沟道结构通过穿透第三模制结构而与所述多个第三栅电极交叉。8.根据权利要求7所述的非易失性存储器装置，其中，第三模制结构包括堆叠在第一堆叠件与第三堆叠件之间的第五堆叠件、堆叠在第二堆叠件与第四堆叠件之间的第六堆叠件以及连接第五堆叠件和第六堆叠件的第二连接部。9.根据权利要求7所述的非易失性存储器装置，其中，第三模制结构包括堆叠在第一堆叠件与第三堆叠件之间的第五堆叠件和堆叠在第二堆叠件与第四堆叠件之间的第六堆叠件，并且第五堆叠件和第六堆叠件彼此间隔开。10.根据权利要求1所述的非易失性存储器装置，其中，第二模制结构包括位于第一连接部中的切割线，并且切割线切割所述多个第二栅电极之中的最上面的第二栅电极。11.一种非易失性存储器装置，所述非易失性存储器装置包括：
基底；第一模制结构，位于基底上并且包括多个第一栅电极；第二模制结构，位于第一模制结构上并且包括多个第二栅电极；多个沟道结构，通过穿透第一模制结构和第二模制结构而与所述多个第一栅电极和所述多个第二栅电极交叉；以及位线，在第一方向上延伸，位线连接到所述多个沟道结构，其中，第一模制结构包括第一块沟槽，第一块沟槽...

【专利技术属性】
技术研发人员：金江旻，宋昇珉，申载勋，申重植，林根元，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：