包括中间金属化层的三维闪速存储器及其制造方法技术

公开了一种包括中间布线层的三维闪速存储器及其制造方法。根据实施例，一种通过使用后端工艺制造三维闪速存储器的方法包括：在第一块中形成下串，第一块包括形成为在第一方向上延伸并且交替地堆叠的牺牲层和绝缘层；在其中形成有下串的第一块上生成串间绝缘层；蚀刻串间绝缘层的至少一部分以在所述至少一部分被蚀刻的空间中形成至少一个牺牲膜；在形成有至少一个牺牲膜的串间绝缘层上生成第二块，第二块包括形成为在第一方向上延伸并且交替地堆叠的牺牲层和绝缘层；在第二块中形成上串；蚀刻包括在第一块中的牺牲层、至少一个牺牲膜和包括在第二块中的牺牲层；以及在所述至少一个牺牲膜被蚀刻的空间中形成将被用作至少一个中间布线层的电极层，并且包括在第一块中的牺牲层被蚀刻的空间和包括第二块中的牺牲层被蚀刻的空间中形成将被用作字线的电极层。被蚀刻的空间中形成将被用作字线的电极层。被蚀刻的空间中形成将被用作字线的电极层。

【技术实现步骤摘要】
【国外来华专利技术】包括中间金属化层的三维闪速存储器及其制造方法


[0001]以下实施例涉及制造三维闪速存储器的方法，并且更具体地，涉及包括中间布线层的三维闪速存储器。

技术介绍

[0002]闪速存储器装置可以是电可擦除并且可编程的电可擦除可编程只读存储器(EEPROM)，并且该存储器可普遍用于例如计算机、数码相机、MP3播放器、游戏系统、记忆棒等。闪速存储器装置通过Fowler
‑
Nordheim(F
‑
N)隧穿或热电子注入来电气地控制数据的输入/输出。
[0003]详细地，参照示出相关技术的三维闪速存储器的阵列的图1，三维闪速存储器的阵列可包括公共源极线CSL、位线BL、以及布置在公共源极线CSL与位线BL之间的多个单元串CSTR。
[0004]位线是二维排列的，并且多个单元串CSTR分别并联连接到位线。单元串CSTR可共同连接到公共源极线CSL。也就是说，多个单元串CSTR可布置在多条位线和一条公共源极线CSL之间。在这种情况下，可提供多条公共源极线CSL，并且可二维地布置多条公共源极线CSL。这里，可将电本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种通过使用后端工艺制造三维闪速存储器的方法，所述方法包括：在第一块中形成下串，所述第一块包括形成为在第一方向上延伸并且交替堆叠的牺牲层和绝缘层；在其中形成有所述下串的所述第一块上生成串间绝缘层；蚀刻所述串间绝缘层的至少一部分以在所述至少一部分被蚀刻的空间中形成至少一个牺牲膜；在形成有所述至少一个牺牲膜的所述串间绝缘层上生成第二块，所述第二块包括形成为在所述第一方向上延伸并交替堆叠的牺牲层和绝缘层；在所述第二块中形成上串；蚀刻包括在所述第一块中的牺牲层、所述至少一个牺牲膜和包括在所述第二块中的牺牲层；以及在所述至少一个牺牲膜被蚀刻的空间中形成将被用作至少一个中间布线层的电极层，并且在包括在所述第一块中的牺牲层被蚀刻的空间和包括在所述第二块中的牺牲层被蚀刻的空间中形成将被用作字线的电极层。2.根据权利要求1所述的方法，其中，形成所述至少一个牺牲膜包括：蚀刻所述串间绝缘层的除了形成有所述至少一个牺牲膜的部分之外的其余部分的至少一部分；以及在所述其余部分的所述至少一部分被蚀刻的空间中形成至少一个沟道连接部，所述至少一个沟道连接部将所述上串的沟道层连接到所述下串的沟道层。3.根据权利要求2所述的方法，其中，蚀刻所述其余部分的所述至少一部分包括：蚀刻所述其余部分的所述至少一部分，使得要形成在所述其余部分的所述至少一部分被蚀刻的空间中的所述至少一个沟道连接部接触所述上串的所述沟道层的至少一部分和所述下串的所述沟道层的至少一部分。4.根据权利要求1所述的方法，其中，形成所述至少一个牺牲膜包括：蚀刻所述串间绝缘层的除了形成有所述至少一个牺牲膜的部分之外的其余部分的至少一部分，并且在所述第二块中形成上串还包括：在所述其余部分的所述至少一部分被蚀刻的空间中形成连接串。5.一种通过使用后端工艺制造三维闪速存储器的方法，所述方法包括：制备两个块，每个块包括在牺牲层和绝缘层中形成的串，所述牺牲层和所述绝缘层形成为在第一方向上延伸并且交替地堆叠，所述串在垂直于所述第一方向的方向上形成；在所述两个块中的第一块上生成串间绝缘层；蚀刻所述串间绝缘层的至少一部分以在所述至少一部分被蚀刻的空间中形成至少一个牺牲膜；在形成有所述至少一个牺牲膜的所述串间绝缘层上堆叠所述两个块中的除所述第一块之外的第二块；蚀刻包括在所述第一块中的牺牲层、所述至少一个牺牲膜和包括在所述第二块中的牺牲层；以及在所述至少一个牺牲膜被蚀刻的空间中形成将被用作至少一个中间布线层的电极层，并且在包括在所述第一块中的所述牺牲层被蚀刻的空间和包括在所述第二块中的所述牺
牲层被蚀刻的空间中形成将被用作字线的电极层。6.根据权利要求5所述的方法，其中，形成所述至少一个牺牲膜还包括：蚀刻所述串间绝缘层的除了形成有所述至少一个牺牲膜的部分之外的其余部分的至少一部分；以及在所述其余部分的所述至少一部分被蚀刻的空间中形成至少一个沟道连接部，所述至少一个沟道连接部将包括在所述第一块中的串的沟道层连接到包括在所述第二块中的串的沟道层。7.根据权利要求6所述的方法，其中，蚀刻所述其余部分的所述至少一部分包括：蚀刻所述其余部分的所述至少一部分，使得要形成在所述其余部分的所述至少一部分被蚀刻的空间中的所述至少一个沟道连接部接触包括在所述第一块中的串的沟道层的至少一部分和包括在所述第二块中的串的沟道层的至少一部分。8.根据权利要求5所述的方法，其中，形成所述至少一个牺牲膜还包括：蚀刻所述串间绝缘层的除了形成有所述至少一个牺牲膜的部分之外的其余部分的至少一部分；以及在所述其余部分的所述至少一部分被蚀刻的空间中形成连接串。9.一种三维闪速存储器，包括：多个串，每个串包括形成为在一个方向上延伸的沟道层；以及至少一条位线，其连接到所述多个串中的相邻串中的每个串，并且由所述相邻串共享，并且在垂直于所述一个方向的方向上布置在所述多个串之间和所述多个串上。10.如权利要求9所述的三维闪速存储器，其中，所述至少一条位线连接到所述多个串中的在对角线方向、水平方向或垂直方向上彼此相邻的串中的每个串。11.如权利要求9所述的三维闪速存储器，还包括：至少一个中间布线层，其形成在所述多个串中的每个串在所述一个方向上的中间点处，所述至少一个中间布线层能够选择性地用作源电极或漏电极中的一个。12.如权利要求11所述的三维闪速存储器，其中，基于所述至少一个中间布线层连接到所述多个串的状态，所述至少一条位线连接到所述多个串的相邻串中的每个串，以使得能够选择性地驱动所述多个串中的每个串。13.如权利要求12所述的三维闪速存储器，其中，基于所述至少一个中间布线层连接到所述多个串的状态，所述至少一条位线连接到所述多个串中的在对角线方向上彼此相邻的串中的每个串或者在水平方向或垂直方向上彼此相邻的串中的每个串。14.一种三维闪速存储器，包括：多个串，每个串包括形成为在一个方向上延伸的沟道层；至少一个中间布线层，其形成在所述多个串中的每个串在所述一个方向上的中间点处，所述至少一个中间布线层能够选择性地用作源电极或漏电极中的一个；以及至少一条位线...

【专利技术属性】
技术研发人员：宋润洽，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：