包括包含触点通孔及导电线的结构的设备、相关方法及存储器装置制造方法及图纸

本申请涉及一种包括包含触点通孔及导电线的结构的设备、相关方法及存储器装置。所述设备包括结构，所述结构包含上覆于下部绝缘材料的上部绝缘材料、下伏于所述下部绝缘材料的导电元件，及包括金属线及触点的导电材料。所述导电材料从所述上部绝缘材料的上部表面延伸到所述导电元件的上部表面。所述结构还包括邻近所述金属线的衬里材料。在所述触点外部的所述金属线的所述导电材料的最上表面的宽度相对小于所述触点的所述导电材料的最上表面的宽度。的宽度。的宽度。

【技术实现步骤摘要】
包括包含触点通孔及导电线的结构的设备、相关方法及存储器装置
[0001]优先权要求
[0002]本申请要求2019年8月16日提交的“包括包含触点通孔及导电线的结构的设备、相关方法及存储器装置(APPARATUS COMPRISING STRUCTURES INCLUDING CONTACT VIAS AND CONDUCTIVE LINES,RELATED METHODS,AND MEMORY DEVICES)”的美国专利申请序列号16/542,507的提交日的权益。


[0003]本文中所公开的实施例涉及微电子装置及微电子装置制造。更特定地，本公开的实施例涉及包括包含金属线的结构的设备以及相关方法、存储器装置及电子系统，相比触点的最上表面，所述金属线在触点外部的金属线最上表面处的宽度较窄。

技术介绍

[0004]半导体行业的持续目标一直是增大存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)，所述存储器装置例如非易失性存储器装置(例如，NAND快闪存储器装置)。增大非易失性存储器装置中的存储器密度的一种方式是利用竖直存储器阵列(也被称作“三维(3D)存储器阵列”)架构。利用较窄金属线是通过减少金属线耗用的占据面积量来增大此类存储器装置及相关联逻辑装置(例如，控制逻辑组件)中的存储器密度的另一方式。
[0005]随着3D存储器装置的技术进步，可制造互连结构以最小化信号延迟并优化包装密度。此类存储器装置可包含一或多个存储器阵列，其可上覆于互补金属氧化物半导体(CMOS)区，例如阵列下CMOS(CUA)区。集成电路的可靠性及性能可能会受到其互连结构的质量的影响。随着此类装置的大小减小，先进的多种金属化材料已被用于容纳较高的包装密度。一种此类金属化方案是通过双重镶嵌过程形成的双重镶嵌结构。双重镶嵌过程是用于形成两层级结构的顺序掩模/蚀刻过程，所述结构例如电连接到与触点通孔相交的金属线的触点通孔。
[0006]与单个镶嵌过程对比，可在一或多个阶段(例如，步骤)中同时用低电阻率金属材料填充触点通孔及沟槽(例如，金属线的沟槽)。因此，相比于单个镶嵌过程，双重镶嵌过程具有简化过程且降低制造成本的优点。
[0007]为了根据常规双重镶嵌技术形成存储器装置，将金属材料沉积在金属线沟槽的较小开口中。然而，正以较高的宽高比产生触点通孔，使得在较小开口内充分形成金属对用于形成包含金属线及触点通孔的存储器装置的方法的要求日益增大，例如在沟槽中具有金属线的结构中，相比触点通孔的上部边缘，沟槽在其上部边缘处的宽度较窄。

技术实现思路

[0008]根据本公开的实施例，一种设备包括结构，所述结构包含上覆于下部绝缘材料的
上部绝缘材料、下伏于下部绝缘材料的导电元件，及包括金属线及触点的导电材料。导电材料从上部绝缘材料的上部表面延伸到导电元件的上部表面。所述结构还包括邻近金属线的衬里材料。在触点外部的金属线的导电材料的最上表面的宽度相对小于触点的导电材料的最上表面的宽度。
[0009]根据本公开的实施例，公开一种形成设备的方法。所述方法包括在上覆于下部绝缘材料的上部绝缘材料中形成沟槽，及在上部绝缘材料及下部绝缘材料中形成触点通孔。触点通孔与沟槽的部分相交，且从上部绝缘材料的上部表面延伸到在触点通孔下的导电元件的上部表面。触点通孔的上部边缘的宽度大于沟槽的上部边缘的宽度。所述方法还包括在触点通孔中形成导电材料，在沟槽内形成衬里材料，及在沟槽中形成导电材料。
[0010]此外，根据本公开的实施例，还公开一种形成设备的方法。所述方法包括在第一绝缘材料及第二绝缘材料中形成触点通孔以暴露下伏于第一绝缘材料的导电元件，及在第二绝缘材料中形成沟槽。沟槽的上部边缘比触点通孔的上部边缘窄。所述方法还包括在触点通孔内形成导电材料的第一部分，在沟槽内形成衬里材料，及在沟槽中形成导电材料的第二部分。
[0011]根据本公开的额外实施例，一种存储器装置包括邻近金属垫的第一绝缘材料、邻近第一绝缘材料的第二绝缘材料，及包括导电材料的结构，所述导电材料包括延伸穿过第二绝缘材料的金属线及延伸穿过第一绝缘材料及第二绝缘材料的触点。金属线与触点相交。触点的宽高比介于约3:1与约12:1之间。存储器装置还包括邻近金属线的衬里材料。导电材料与第一绝缘材料、第二绝缘材料及金属垫中的每一个直接接触。
附图说明
[0012]图1A到1H为说明根据本公开的实施例的形成微电子装置的各种阶段的简化部分横截面图，其中图1D的实施例A、B及C的简化部分横截面图是沿着图1C的平面图的截面线1D-1D截取的；
[0013]图2A到2H为说明根据本公开的额外实施例的形成微电子装置的各种阶段的简化部分横截面图，其中图2D的实施例A、B及C的简化部分横截面图是沿着图2C的平面图的截面线2D-2D截取的；
[0014]图3为说明根据本公开的实施例的包含微电子装置中的一或多个的存储器装置的示意性框图；且
[0015]图4为根据本公开的实施例的电子系统的示意性框图。
具体实施方式
[0016]公开包含结构的微电子装置(例如，设备)，所述结构包含触点通孔及导电(例如，金属)线。在一些实施例中，微电子装置的结构包含上覆于下部绝缘材料的上部绝缘材料。导电元件(例如，金属垫)可在下部绝缘材料下。导电材料(conductive material/electrically conductive material)包含上部绝缘材料的金属线(例如，在沟槽内)，及延伸穿过上部与下部绝缘材料中的每一个的触点(例如，在触点通孔内)。导电材料可从上部绝缘材料的上部表面延伸到导电元件的表面。微电子装置还可包含邻近(例如，下伏于及/或侧向邻近)金属线(例如，在沟槽内)的衬里材料。相比触点的最上表面的导电材料的宽
度，在触点外部的金属线的最上表面的导电材料的宽度可相对小。可使用所谓的“先沟槽”方法形成结构，其中在上部绝缘材料中形成沟槽，接着在上部绝缘材料及下部绝缘材料中的每一个中形成触点通孔。替代地，可使用所谓的“先通孔”方法形成结构，其中在上部绝缘材料及下部绝缘材料中的每一个中形成触点通孔，接着在上部绝缘材料中形成沟槽。
[0017]以下描述提供具体细节，例如材料组成及处理条件，以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，可在不必采用这些具体细节的情况下实践本公开的实施例。实际上，本公开的实施例可结合半导体行业中采用的常规半导体制造技术来加以实践。另外，下文提供的描述不形成用于制造微电子装置(例如，存储器装置)的完整过程流程。下文所描述的结构并不形成完整的微电子装置。下文仅详细地描述理解本公开的实施例所必需的那些处理阶段(例如，动作)及结构。可通过常规制造技术执行形成完整微电子装置的额外阶段。
[0018]本文中所描述的材料可通过包含但不限于以下各项的常规技术形成：旋涂、毯覆式涂布、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强型ALD，或物理气相沉积(PVD)。替代地，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：结构，所述结构包括：上部绝缘材料，其邻近下部绝缘材料；导电元件，其下伏于所述下部绝缘材料；导电材料，其包括金属线及触点，所述导电材料从所述上部绝缘材料的上部表面延伸到所述导电元件的上部表面；及衬里材料，其邻近所述金属线，其中在所述触点外部的所述金属线的所述导电材料的最上表面的宽度相对小于所述触点的所述导电材料的最上表面的宽度。2.根据权利要求1所述的设备，其中所述触点的所述导电材料与所述下部绝缘材料及所述导电元件中的每一个直接接触，使得包括所述金属线及所述触点的开口大体上完全不含晶种材料及扩散阻隔材料。3.根据权利要求1或权利要求2所述的设备，其中所述触点的触点通孔的宽高比介于约3:1与约12:1之间。4.根据权利要求1或权利要求2所述的设备，其中所述衬里材料包括金属氮化硅或金属氮化硼且所述导电材料包括钨。5.根据权利要求1或权利要求2所述的设备，其中：所述衬里材料沿着所述上部绝缘材料及所述下部绝缘材料中的每一个的侧壁的部分定位；且所述衬里材料上覆于所述触点的所述导电材料的部分。6.根据权利要求1或权利要求2所述的设备，其中：所述金属线的深度对应于所述上部绝缘材料的厚度且所述触点的深度对应于所述下部绝缘材料与所述上部绝缘材料的组合厚度，所述触点的所述深度相对大于所述金属线的深度；且在所述触点外部的所述金属线的最上表面的宽度介于所述触点的最上表面的宽度的约15％与约95％之间。7.根据权利要求1或权利要求2所述的设备，其中：所述衬里材料位于包含所述金属线的所述上部绝缘材料中的沟槽的底部部分内；且包括所述触点的触点通孔内的所述上部绝缘材料的侧壁的介于约25％与约35％之间的表面区域完全不含所述衬里材料。8.一种形成设备的方法，其包括：在上覆于下部绝缘材料的上部绝缘材料中形成沟槽；在所述上部绝缘材料及所述下部绝缘材料中形成触点通孔，所述触点通孔与所述沟槽的部分相交且从所述上部绝缘材料的上部表面延伸到在所述触点通孔下的导电元件的上部表面，且所述触点通孔的上部边缘的宽度大于所述沟槽的上部边缘的宽度；在所述触点通孔中形成导电材料；在所述沟槽内形成衬里材料；及在所述沟槽中形成所述导电材料。9.根据权利要求8所述的方法，其进一步包括在所述下部绝缘材料与所述上部绝缘材
料之间形成蚀刻终止材料，所述下部绝缘材料、所述上部绝缘材料及所述蚀刻终止材料中的每一个是在单个沉积过程中形成，其中所述下部绝缘材料及所述上部绝缘材料中的每一个包括第一电介质材料，且所述蚀刻终止材料包括不同于所述第一电介质材料的第二电介质材料。10.根据权利要求9所述的方法，其中所述第一电介质材料由氧化硅形成且所述第二电介质材料由氮化硅形成。11.根据权利要求8到10中任一项所述的方法，其中形成所述衬里材料包括在所述触点通孔的所述导电材料的上部表面上外延地生长所述衬里材料。12.根据权利要求8到10中任一项所述的方法，其中形成所述触点通孔包括形成包括介于约3:1与约12:1之间的宽高比的所述触点通孔。13.根据权利要求8到10中任一项所述的方法，其中在所述触点通孔中形成所述导电材料及在所述沟槽中形成所述导电材料包括用所述导电材料填充所述沟槽及所述触点通孔中的每一个，而不在所述沟槽及所述触点通孔中的每一个内形成晶种材料。14.根据权利要求8到10中任一项所述的方法，其中：形成所述导电材料包括在所述触点通孔内邻近所述导电元件地选择性沉积所述导电材料；...

【专利技术属性】
技术研发人员：张晓松，Y，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：