半导体存储器器件制造技术

一种半导体存储器器件包括：堆叠，包括垂直地堆叠在衬底上的多个单元层，每个单元层包括在第一方向上延伸的位线和在与第一方向交叉的第二方向上从位线延伸的半导体图案；栅电极，沿着垂直地堆叠的半导体图案中的每个；垂直绝缘层，在栅电极上；停止物层；以及数据存储元件，分别电连接到半导体图案中的每个。数据存储元件中的每个包括：第一电极，电连接到半导体图案中的相应半导体图案；在第一电极上的第二电极；以及电介质层，在第一电极与第二电极之间。停止物层在垂直绝缘层与第二电极之间。间。间。

【技术实现步骤摘要】
半导体存储器器件


[0001]本公开涉及半导体器件，具体地，涉及高度集成的三维半导体存储器器件。

技术介绍

[0002]需要半导体器件的更高的集成度以满足对优异的性能和便宜的价格的消费者需求。就半导体器件而言，由于集成度是决定产品价格的重要因素，因此特别期望提高的集成度。在二维或平面半导体器件的情况下，因为它们的集成度主要由单位存储器单元所占据的面积决定，所以集成度极大地受到精细图案形成技术的水平影响。然而，提高图案精细度所需的极其昂贵的工艺设备对提高二维或平面半导体器件的集成度设定了实际限制。为了克服这样的限制，近来已提出了包括三维布置的存储器单元的三维半导体存储器器件。

技术实现思路

[0003]本专利技术构思的一些示例实施方式提供了具有改善的电特性和可靠性特性的三维半导体存储器器件。
[0004]根据本专利技术构思的一些示例实施方式，一种半导体存储器器件可以包括：堆叠，包括垂直地堆叠在衬底上的多个单元层，所述多个单元层中的每个包括在第一方向上延伸的位线和在与第一方向交叉的第二方向上从位线延伸的半导体图案；栅电极，沿着垂直地堆叠的半导体图案中的每个；垂直绝缘层，在栅电极上；停止物层；以及数据存储元件，分别电连接到半导体图案中的每个。数据存储元件中的每个可以包括：第一电极，电连接到半导体图案中的相应半导体图案；在第一电极上的第二电极；以及电介质层，在第一电极与第二电极之间。停止物层可以在垂直绝缘层与第二电极之间。
[0005]根据本专利技术构思的一些示例实施方式，一种半导体存储器器件可以包括：堆叠，包括垂直地堆叠在衬底上的多个单元层，所述多个单元层中的每个包括在第一方向上延伸的位线和在与第一方向交叉的第二方向上从位线延伸的半导体图案；栅电极，沿着垂直地堆叠的半导体图案中的每个；第一电极，电连接到半导体图案中的相应半导体图案；停止物层，邻近第一电极；以及第二电极，与第一电极间隔开并且电介质层在第一电极与第二电极之间。第一电极中的每个可以包括邻近停止物层的第一部分和在第二方向上从第一部分延伸的第二部分。第一部分在第一方向上的最大宽度可以小于第二部分在第一方向上的最大宽度。
[0006]根据本专利技术构思的一些示例实施方式，一种半导体存储器器件可以包括：堆叠，包括垂直地堆叠在衬底上的多个单元层，所述多个单元层中的每个包括在第一方向上延伸的位线和在与第一方向交叉的第二方向上从位线延伸的半导体图案；栅电极，沿着垂直地堆叠的半导体图案中的每个；第一电极，电连接到半导体图案中的相应半导体图案；导电焊盘，在半导体图案中的每个与第一电极中的相应第一电极之间；停止物层，在导电焊盘中的相邻的导电焊盘之间；以及第二电极，与第一电极间隔开并且电介质层在第一电极与第二电极之间。导电焊盘在第一方向上的最大宽度可以小于第一电极在第一方向上的最大宽
度。
附图说明
[0007]示例实施方式将由以下结合附图的简要描述被更清楚地理解。附图表示如这里描述的非限制性示例实施方式。
[0008]图1是示出根据本专利技术构思的一些示例实施方式的三维半导体存储器器件的单元阵列的示意性电路图。
[0009]图2是示出根据本专利技术构思的一些示例实施方式的三维半导体存储器器件的透视图。
[0010]图3是示出根据本专利技术构思的一些示例实施方式的三维半导体存储器器件的透视图，其中三维半导体存储器器件的最上部未被示出以便更清楚地显示内部结构。
[0011]图4A至图4E是分别沿图3的线A-A'、B-B'、C-C'、D-D'和E-E'截取的剖视图，并且示出了在图3中没有示出的最上部。
[0012]图5、图7、图9、图11、图13、图15、图17、图19和图21是示出根据本专利技术构思的一些示例实施方式的制造三维半导体存储器器件的方法并且与图3的透视图对应的俯视图。
[0013]图6、图8A、图10A、图12A、图14A、图16A、图18A、图20A和图22A分别是沿图5、图7、图9、图11、图13、图15、图17、图19和图21的线A-A'截取的剖视图。
[0014]图8B、图10B、图12B、图14B、图16B、图18B、图20B和图22B分别是沿图7、图9、图11、图13、图15、图17、图19和图21的线B-B'截取的剖视图。
[0015]图23是示出根据本专利技术构思的一些示例实施方式的三维半导体存储器器件的透视图，其中三维半导体存储器器件的最上部未被示出以便更清楚地显示内部结构。
[0016]图24A和图24B是分别沿图23的线A-A'和B-B'截取的剖视图，并且示出了在图23中没有示出的最上部。
[0017]图25、图27、图29、图31和图33是示出根据本专利技术构思的一些示例实施方式的制造三维半导体存储器器件的方法并且与图23的透视图对应的俯视图。
[0018]图26A、图28A、图30A、图32A和图34A分别是沿图25、图27、图29、图31和图33的线A-A'截取的剖视图。
[0019]图26B、图28B、图30B、图32B和图34B分别是沿图25、图27、图29、图31和图33的线B-B'截取的剖视图。
[0020]应注意，这些附图旨在示出在某些示例实施方式中利用的方法、结构和/或材料的一般特性并对下面提供的书面描述进行补充。然而，这些附图不是按比例绘制的，并且可以不精确地反映任何给定实施方式的精确的结构特性或性能特性，并且不应被解释为限定或限制示例性实施方式所涵盖的值或性质的范围。例如，为清楚起见，分子、层、区域和/或结构元件的相对厚度和定位可以被减小或夸大。相似或相同的附图标记在各个附图中的使用旨在指示相似或相同的元件或特征的存在。
具体实施方式
[0021]图1是示出根据本专利技术构思的一些示例实施方式的三维半导体存储器器件的单元阵列的示意性电路图。
[0022]参照图1，根据本专利技术构思的一些示例实施方式的三维半导体存储器器件的单元阵列可以包括多个子单元阵列SCA。子单元阵列SCA可以在第二方向D2上布置。
[0023]子单元阵列SCA中的每个可以包括多个位线BL、多个字线WL和多个存储器单元晶体管MCT。存储器单元晶体管MCT中的每个可以置于字线WL中的对应字线与位线BL中的对应位线之间。
[0024]位线BL可以是与衬底间隔开或堆叠在衬底上的导电图案(例如金属线)。位线BL可以在第一方向D1上延伸。每个子单元阵列SCA中的位线BL可以在垂直方向(例如第三方向D3)上彼此间隔开。
[0025]字线WL可以是在垂直方向上(例如在第三方向D3上)从衬底延伸的导电图案(例如金属线)。每个子单元阵列SCA中的字线WL可以在第一方向D1上彼此间隔开。
[0026]存储器单元晶体管MCT的栅电极可以连接到字线WL，并且存储器单元晶体管MCT的源电极可以连接到位线BL。存储器单元晶体管MCT中的每个可以包括数据存储元件DS。例如，数据存储元件DS可以是电容器，并且存储器单元晶体管MCT的漏电极可以连接到该电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器器件，包括：堆叠，包括垂直地堆叠在衬底上的多个单元层，所述多个单元层中的每个包括在第一方向上延伸的位线和在与所述第一方向交叉的第二方向上从所述位线延伸的半导体图案；栅电极，沿着垂直地堆叠的所述半导体图案中的每个；垂直绝缘层，在所述栅电极上；停止物层；以及数据存储元件，分别电连接到所述半导体图案中的每个，其中所述数据存储元件中的每个包括：第一电极，电连接到所述半导体图案中的相应半导体图案；第二电极，在所述第一电极上；以及电介质层，在所述第一电极与所述第二电极之间，以及所述停止物层在所述垂直绝缘层与所述第二电极之间。2.根据权利要求1所述的半导体存储器器件，还包括：第一硅化物图案，在所述半导体图案中的每个与对应的位线之间；以及第二硅化物图案，在所述半导体图案中的每个与对应的第一电极之间。3.根据权利要求1所述的半导体存储器器件，其中所述半导体图案中的每个包括：第一杂质区域，电连接到所述位线；第二杂质区域，电连接到所述第一电极；以及沟道区域，在所述第一杂质区域与所述第二杂质区域之间并且邻近所述栅电极。4.根据权利要求1所述的半导体存储器器件，其中所述栅电极包括：第一栅电极，邻近所述半导体图案的第一侧；以及第二栅电极，邻近所述半导体图案的第二侧，所述半导体图案的所述第二侧在所述第一方向上与所述半导体图案的所述第一侧相反。5.根据权利要求1所述的半导体存储器器件，其中所述停止物层相对于所述垂直绝缘层具有蚀刻选择性。6.根据权利要求1所述的半导体存储器器件，其中所述停止物层沿着所述垂直绝缘层垂直于所述衬底的上表面延伸。7.根据权利要求1所述的半导体存储器器件，其中所述第一电极包括：第一部分，邻近所述停止物层；以及第二部分，在所述第二方向上从所述第一部分延伸，其中所述第一部分在所述第一方向上的最大宽度小于所述第二部分在所述第一方向上的最大宽度。8.根据权利要求1所述的半导体存储器器件，还包括导电焊盘，所述导电焊盘在所述半导体图案中的每个与对应的第一电极之间，其中所述停止物层在所述导电焊盘中的相邻的导电焊盘之间，以及所述导电焊盘在所述第一方向上的最大宽度小于所述第一电极在所述第一方向上的最大宽度。9.根据权利要求1所述的半导体存储器器件，其中所述电介质层在所述停止物层与所述第二电极之间。
10.根据权利要求1所述的半导体存储器器件，其中所述多个单元层中的每个还包括绝缘层，所述绝缘层在所述位线和所述半导体图案之下。11.一种半导体存储器器件，包括：堆叠，包括垂直地堆叠在衬底上的多个单元层，所述多个单元层中的每个包括在第一方向上延伸的位线和在与所...

【专利技术属性】
技术研发人员：金熙中，安泰炫，李基硕，金根楠，黄有商，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：