用于半导体器件的编程方法及半导体器件技术

本发明专利技术公开了一种用于半导体器件的编程方法及半导体器件。所述半导体器件包括存储串，所述存储串包括依次堆叠设置的多个第一存储单元和第一虚设单元，每个所述第一存储单元与一个字线对应连接，所述第一虚设单元的栅极与第一虚设字线连接；所述方法包括：在预充电阶段，向所述多个第一存储单元中的已编程存储单元对应的字线输入预充电电压，所述已编程存储单元为所述多个第一存储单元中的待编程存储单元与所述第一虚设单元之间的存储单元；在编程阶段，向所述待编程存储单元对应的字线输入编程电压。本发明专利技术实施例能够降低编程干扰，且提高升压电势。

【技术实现步骤摘要】
用于半导体器件的编程方法及半导体器件
本专利技术涉及半导体
，尤其涉及一种用于半导体器件的编程方法及半导体器件。
技术介绍
半导体器件中的存储串一般包括存储单元和虚设单元，虚设单元的沟道中可能存在残余电子。在对存储串中的存储单元进行编程时，需向存储单元对应的字线输入编程电压，而编程电压较高，会吸引虚设单元沟道中的电子，导致存储单元处受到编程干扰。
技术实现思路
本专利技术提供一种用于半导体器件的编程方法及半导体器件，能够降低编程干扰，且提高升压电势。本专利技术提供了一种用于半导体器件的编程方法，所述半导体器件包括存储串，所述存储串包括依次堆叠设置的多个第一存储单元和第一虚设单元，每个所述第一存储单元的栅极与一个字线对应连接，所述第一虚设单元的栅极与第一虚设字线连接；所述方法包括：在预充电阶段，向所述多个第一存储单元中的已编程存储单元对应的字线输入预充电电压，所述已编程存储单元为所述多个第一存储单元中的待编程存储单元与所述第一虚设单元之间的存储单元；在编程阶段，向所述待编程存储单元对应的字线输入编程电压。进一步优选地，所述方法还包括：在编程阶段，在向所述待编程存储单元对应的字线输入编程电压之前，向第一未编程存储单元对应的字线输入第一导通电压，所述第一未编程存储单元为所述多个第一存储单元中与所述待编程存储单元间隔第一预设个数的未编程存储单元。进一步优选地，所述方法还包括：在向所述待编程存储单元对应的字线输入编程电压时，向所述已编程存储单元对应的字线输入第一导通电压，并向第二未编程存储单元对应的字线输入第二导通电压，所述第二导通电压为小于所述第一导通电压且用以阻止电子向所述待编程存储单元扩散的电压，所述第二未编程存储单元为所述多个第一存储单元中与所述待编程存储单元间隔第二预设个数的未编程存储单元。进一步优选地，所述第一预设个数包括2个和3个中的至少一种。进一步优选地，所述第二预设个数包括1个和2个中的至少一种。进一步优选地，所述存储串还包括位于所述多个第一存储单元远离所述第一虚设单元一侧的第二虚设单元，所述第二虚设单元的栅极与第二虚设字线连接；所述方法还包括：在预充电阶段，向所述第二虚设单元对应的第二虚设字线输入所述预充电电压；在向所述待编程存储单元对应的字线输入编程电压时，向所述第一虚设单元对应的第一虚设字线和所述第二虚设单元对应的第二虚设字线输入第一导通电压。进一步优选地，所述存储串还包括堆叠设置在所述第一虚设单元上的多个第二存储单元，所述多个第二存储单元为已编程存储单元。相应地，本专利技术还提供了一种半导体器件，包括：存储串，所述存储串包括依次堆叠设置的多个第一存储单元和第一虚设单元；多个字线，每个所述第一存储单元的栅极与一个字线对应连接；与所述第一虚设单元的栅极连接的第一虚设字线；以及，与所述多个字线和所述第一虚设字线连接的控制模块，所述控制模块包括预充电单元和编程单元；所述预充电单元用于在预充电阶段，向所述多个第一存储单元中的已编程存储单元对应的字线输入预充电电压，所述已编程存储单元为所述多个第一存储单元中的待编程存储单元与所述第一虚设单元之间的存储单元；所述编程单元用于在编程阶段，向所述待编程存储单元对应的字线输入编程电压。进一步优选地，所述编程单元还用于在编程阶段，在向所述待编程存储单元对应的字线输入编程电压之前，向第一未编程存储单元对应的字线输入第一导通电压，所述第一未编程存储单元为所述多个第一存储单元中与所述待编程存储单元间隔第一预设个数的未编程存储单元。进一步优选地，所述编程单元还用于在向所述待编程存储单元对应的字线输入编程电压时，向所述已编程存储单元对应的字线输入第一导通电压，并向第二未编程存储单元对应的字线输入第二导通电压，所述第二导通电压为小于所述第一导通电压且用以阻止电子向所述待编程存储单元扩散的电压，所述第二未编程存储单元为所述多个第一存储单元中与所述待编程存储单元间隔第二预设个数的未编程存储单元。进一步优选地，所述第一预设个数包括2个和3个中的至少一种。进一步优选地，所述第二预设个数包括1个和2个中的至少一种。进一步优选地，所述存储串还包括位于所述多个第一存储单元远离所述第一虚设单元一侧的第二虚设单元，所述第二虚设单元的栅极与第二虚设字线连接；所述预充电单元还用于在预充电阶段，向所述第二虚设单元对应的第二虚设字线输入所述预充电电压；所述编程单元还用于在向所述待编程存储单元对应的字线输入编程电压时，向所述第一虚设单元对应的第一虚设字线和所述第二虚设单元对应的第二虚设字线输入第一导通电压。进一步优选地，所述存储串还包括堆叠设置在所述第一虚设单元上的多个第二存储单元，所述多个第二存储单元为已编程存储单元。本专利技术的有益效果为：在预充电阶段，向待编程存储单元与第一虚设单元之间的已编程存储单元输入预充电电压，使第一虚设单元的沟道中的电子从存储串底部漂移扩散出去，改善待编程存储单元编程时的编程干扰问题；在编程阶段，先向与待编程存储单元间隔第一预设个数的第一未编程存储单元输入第一导通电压，使第一未编程存储单元周围的沟道电子向第一未编程存储单元处迁移，降低待编程存储单元附近沟道的电子浓度，进一步改善待编程存储单元编程时的编程干扰问题；在编程阶段，向与待编程存储单元间隔第二预设个数的第二未编程存储单元输入第二导通电压，第二导通电压低于第一导通电压，以阻止存储串底部的沟道电子扩散至待编程存储单元处，有利于待编程存储单元周围形成耗尽区，提高待编程存储单元的升压电势。附图说明为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的半导体器件的结构示意图。图2为本专利技术实施例提供的半导体器件中存储串的结构示意图。图3为本专利技术实施例提供的半导体器件在编程过程中的时序图。图4为现有技术与本专利技术编程时的沟道电势曲线图。图5为本专利技术实施例提供的用于半导体器件的编程方法的流程示意图。具体实施方式这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本专利技术的示例性实施例的目的。但是本专利技术可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。在本专利技术的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语本文档来自技高网...

【技术保护点】
1.一种用于半导体器件的编程方法，其特征在于，所述半导体器件包括存储串，所述存储串包括依次堆叠设置的多个第一存储单元和第一虚设单元，每个所述第一存储单元的栅极与一个字线对应连接，所述第一虚设单元的栅极与第一虚设字线连接；/n所述方法包括：/n在预充电阶段，向所述多个第一存储单元中的已编程存储单元对应的字线输入预充电电压，所述已编程存储单元为所述多个第一存储单元中的待编程存储单元与所述第一虚设单元之间的存储单元；/n在编程阶段，向所述待编程存储单元对应的字线输入编程电压。/n

【技术特征摘要】
1.一种用于半导体器件的编程方法，其特征在于，所述半导体器件包括存储串，所述存储串包括依次堆叠设置的多个第一存储单元和第一虚设单元，每个所述第一存储单元的栅极与一个字线对应连接，所述第一虚设单元的栅极与第一虚设字线连接；
所述方法包括：
在预充电阶段，向所述多个第一存储单元中的已编程存储单元对应的字线输入预充电电压，所述已编程存储单元为所述多个第一存储单元中的待编程存储单元与所述第一虚设单元之间的存储单元；
在编程阶段，向所述待编程存储单元对应的字线输入编程电压。


2.根据权利要求1所述的用于半导体器件的编程方法，其特征在于，所述方法还包括：
在编程阶段，在向所述待编程存储单元对应的字线输入编程电压之前，向第一未编程存储单元对应的字线输入第一导通电压，所述第一未编程存储单元为所述多个第一存储单元中与所述待编程存储单元间隔第一预设个数的未编程存储单元。


3.根据权利要求1所述的用于半导体器件的编程方法，其特征在于，所述方法还包括：
在向所述待编程存储单元对应的字线输入编程电压时，向所述已编程存储单元对应的字线输入第一导通电压，并向第二未编程存储单元对应的字线输入第二导通电压，所述第二导通电压为小于所述第一导通电压且用以阻止电子向所述待编程存储单元扩散的电压，所述第二未编程存储单元为所述多个第一存储单元中与所述待编程存储单元间隔第二预设个数的未编程存储单元。


4.根据权利要求2所述的用于半导体器件的编程方法，其特征在于，所述第一预设个数包括2个和3个中的至少一种。


5.根据权利要求3所述的用于半导体器件的擦除验证方法，其特征在于，所述第二预设个数包括1个和2个中的至少一种。


6.根据权利要求1所述的用于半导体器件的编程方法，其特征在于，所述存储串还包括位于所述多个第一存储单元远离所述第一虚设单元一侧的第二虚设单元，所述第二虚设单元的栅极与第二虚设字线连接；
所述方法还包括：
在预充电阶段，向所述第二虚设单元对应的第二虚设字线输入所述预充电电压；
在向所述待编程存储单元对应的字线输入编程电压时，向所述第一虚设单元对应的第一虚设字线和所述第二虚设单元对应的第二虚设字线输入第一导通电压。


7.根据权利要求1所述的用于半导体器件的编程方法，其特征在于，所述存储串还包括堆叠设置在所述第一虚设单元上的多个第二存储单元，所述多个第二存储单元为已编程的存储单元。


8.一种半导...

【专利技术属性】
技术研发人员：李楷威，贾建权，闵园园，崔莹，宋雅丽，刘红涛，贾信磊，张安，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42