具有并行化多级程序电压验证的SSD制造技术

描述了一种设备。该设备包括存储装置控制器，该存储装置控制器具有逻辑电路，以向一组非易失性存储单元应用针对第一阈值电平的程序电压验证过程并且将根据过程确定的针对所述一组非易失性存储单元的第一程序电压与第二阈值电平相关，以为一组非易失性存储单元针对第二阈值电平确定第二程序电压。第二阈值电平高于第一阈值电平。

【技术实现步骤摘要】
具有并行化多级程序电压验证的SSD
本专利技术的领域总体涉及计算科学，更具体而言涉及具有并行化多级程序电压验证的SSD。
技术介绍
随着大数据、人工智能、机器学习和其他高度数据密集型应用的出现，访问存储的数据的能力正成为现代数据计算系统和数据中心的越来越重要的方面。这样一来，海量存储装置(例如，固态驱动器(SSD))的开发商致力于改善其装置的密度和速度。附图说明可以结合以下附图从以下详细描述获得对本专利技术的更好的理解，其中：图1示出了闪存存储器的不同阈值电平；图2示出了传统程序验证过程；图3示出了改进的程序验证过程；图4示出了图3的改进的程序验证过程的流程图；图5示出了能够执行图3的改进的程序验证过程的SSD；图6示出了计算系统。具体实施方式图1示出了针对闪存存储单元的不同电荷或“阈值”电平的所存储电荷分布。在这里，如现有技术所公知的，闪存存储器的开发很大程度上由“多级”单元技术的发展表征。多级闪存单元被设计成存储超过一个比特的信息。例如，“三级单元”(TLC)被设计成存储三个比特的信息，“四级单元”(QLC)被设计成存储四个比特的信息。对于TLC闪存单元而言，闪存单元被设计成离散地存储八个不同的电荷或“阈值”电平(图1中N＝8)。对于QLC闪存单元而言，闪存单元被设计成离散地存储十六个不同的阈值电平(图1中N＝16)。这里，每个单元存储多个比特对应于每个单元增大的存储容量和增大的总体SSD存储容量。不过，根据传统SSD操作，SSD的存储单元一开始被配置在更低/最低存储密度。例如，一开始，SSD中的所有单元可以被配置为作为单级单元(每个单元存储一个比特)或多级单元(每个单元存储两个比特)而操作。在SSD操作期间，SSD存储的数据量会增大，这触发了将各个单元重新配置到更高密度(每个单元存储更多比特)。为了将单元的存储密度增大到下一个更高阈值电平，需要确定针对更高阈值电平的适当程序电压(程序电压是置于单元的字线上的电压，以将单元的存储电荷设置到特定阈值电平)。由于制造公差等原因，特定阈值电平的适当程序电压在单元之间有所变化。更具体而言，对于任何特定阈值电平而言，一些(更弱)单元将需要更高程序电压以保持针对更高阈值电平的充分多电荷，而其他(更强)单元仅需要更低程序电压以保持针对更高阈值电平的充分多电荷。这样一来，为一组要统一将其密度增大到相同的更高阈值电平的单元确定适当的程序电压的过程需要逐个确定哪些单元更强，哪些单元更弱，并为更强单元确立更低的程序电压，为更弱单元确立更高的程序电压。此外，一般地，单元密度在SSD上不是均匀的。一些单元可能比其他单元更频繁地被新的写入信息瞄准，导致其密度比那些较不频繁被新写入信息瞄准的其他单元更早地增大到更高阈值电平。这样一来，在两组不同单元需要将其密度增大到两个不同更高阈值电平时，会出现情况。亦即，例如，当前在高达L5电平操作的第一组单元将需要将其密度增大到L6电平，当前也在高达某一电平操作的第二组单元将需要将其密度增大到L7电平。SSD控制器然后负责执行例程，该例程将为L5单元确立适当的L6程序电压，为L6单元确立适当的L7程序电压。图2示出了用于将两组单元的单元密度增大到两个不同更高阈值电平的传统方法。亦即，图2涉及一种状况，其中，第一组单元需要针对第一更高阈值电平(例如，L6)确定其相应程序电压，第二组单元需要针对第二更高阈值电平(例如，L7)确定其相应程序电压，其中，第二电平具有比第一电平更高的阈值。在以下描述中将变得更清楚的是，传统方法应用了迭代“程序验证”过程。根据该程序验证方法，首先将程序电压201施加到两组单元。然后独立验证第一组的单元202，接着验证第二组的单元203。重复程序验证过程，直到验证所有单元。重要的是，如以下论述中将要更清楚阐述的，图2的传统方法对于第一和第二阈值电平验证需要不同的字线电压202、203(和阈值测试电压)。结果，第一组的单元必须要独立验证并与第二组的单元隔离，反之亦然。参见图2，在第一次迭代期间，对两组单元的列或位线进行偏置，使得其相应单元将响应于程序电压存储电荷。将大的初始程序电压201(例如，19V)施加到两组的单元的字线。然后验证202第一组的单元。验证过程需要向第一组的单元施加第一字线电压，并逐个测试这些单元，以确定哪些单元存储了针对第一更高阈值电平的充分多电荷。将第一组中存储了针对第一更高阈值电平的充分多电荷的那些单元标记为“通过”，而将那些未存储充分多电荷的标记为“不合格”。然后验证203第二组的单元。这一验证过程需要向第二组的单元施加第二字线电压，并逐个测试这些单元，以确定哪些单元存储了针对第二更高阈值电平的充分多电荷。将第二组中存储了针对第二更高阈值电平的充分多电荷的单元标记为“通过”，而将那些未存储充分多电荷的标记为“不合格”。值得注意的是，用于验证第二组单元的字线电压203高于用于验证第二组单元的字线电压202(更高阈值电平需要更高访问电压)。此外，有资格通过的每个单元的所存储电荷量或所检测电压对于第一组单元和第二组单元是不同的(第二组单元需要比第一组建立更多电荷以通过)。该序列然后推进到下一(第二)程序验证迭代。在这里，将程序电压增大某个固定增量(ΔVpgm)并施加到所有标记为不合格的单元。通过向其相应的列/位线施加偏置电压(例如，VCC或～2.5V)，被标记为通过的单元与第二程序电压的施加隔离(“禁止”)，该偏置电压防止单元响应于第二程序电压而存储电荷。然后在不合格的单元的相应字线上施加程序电压(因为单个字线耦接到很多列的单元，通过逐列偏置来禁止或不禁止列)。然后重复该过程，其中与第二组单元隔离地验证第一组的未被禁止的单元。亦即，检查第一组的未被禁止的单元，以查看哪些为第一更高阈值电平存储了充分多电荷(推测起来，第二次迭代的更高程序电压导致先前不合格的单元中的一些变为通过单元)。同样，将第一组中存储了针对第一更高阈值电平的充分多电荷的那些单元标记为通过，并将在下一次迭代被禁止。将第一组中仍未存储针对第一更高阈值电平的充分多电荷的那些单元标记为不合格，并将在下一次迭代不被禁止(它们将接收下一个递增的更高程序电压)。然后检查第二组的未被禁止的单元，以查看哪些为第二更高阈值电平存储了充分多电荷(推测起来，第二次迭代的更高程序电压导致先前不合格的单元中的一些变为通过单元)。同样，将第二组中存储了针对第二更高电平的充分多电荷的那些单元标记为通过，并将在下一次迭代被禁止。将第二组中仍未存储针对第二更高阈值电平的充分多电荷的那些单元标记为不合格，并将在下一次迭代不被禁止(它们将接收下一个递增的更高程序电压)。然后重复该过程，其中每次相继迭代的相应程序电压比前一次迭代高一个增量，直到两组的所有单元都通过。问题是独立验证第一和第二组单元(包括在其相应验证期间向不同组单元施加不同字线和测试电压)所耗费的时间量。这里，独立验证两组的单元，验证过程基本是串行的，消本文档来自技高网...

【技术保护点】
1.一种设备，包括：/n存储装置控制器，所述存储装置控制器包括逻辑电路，以向一组非易失性存储单元应用针对第一阈值电平的程序电压验证过程并且将根据所述过程确定的针对所述一组非易失性存储单元的第一程序电压与第二阈值电平相关，以为所述一组非易失性存储单元针对所述第二阈值电平确定第二程序电压，其中，所述第二阈值电平高于所述第一阈值电平。/n

【技术特征摘要】
20191003 US 16/591,9781.一种设备，包括：
存储装置控制器，所述存储装置控制器包括逻辑电路，以向一组非易失性存储单元应用针对第一阈值电平的程序电压验证过程并且将根据所述过程确定的针对所述一组非易失性存储单元的第一程序电压与第二阈值电平相关，以为所述一组非易失性存储单元针对所述第二阈值电平确定第二程序电压，其中，所述第二阈值电平高于所述第一阈值电平。


2.根据权利要求1所述的设备，其中，所述逻辑电路还向另一组非易失性存储单元应用针对所述第一阈值电平的所述程序电压验证过程，其中，使用为所述另一组非易失性存储器根据所述过程确定的第三程序电压从所述第一阈值电平起对所述另一组非易失性存储单元进行编程。


3.根据权利要求2所述的设备，其中，所述过程包括向所述一组非易失性存储单元和所述另一组非易失性存储单元施加相同的字线电压。


4.根据权利要求2所述的设备，其中，所述过程包括向所述一组非易失性存储单元和所述另一组非易失性存储单元施加相同的通过/不合格测试电压。


5.根据权利要求2所述的设备，其中，所述逻辑电路还向第三组非易失性存储单元应用针对所述第一阈值电平的所述程序电压验证过程并且将根据所述过程确定的针对所述第三组非易失性存储单元的第四程序电压与第三阈值电平相关，以为所述第三组非易失性存储单元针对所述第三阈值电平确定第五程序电压，其中，所述第三阈值电平高于所述第二阈值电平。


6.根据权利要求1所述的设备，其中，所述相关向所述第一程序电压中的至少一个添加固定的电压量，以确定所述第二程序电压中的对应一个第二程序电压。


7.根据权利要求1所述的设备，其中，所述相关基于存储单元强度向所述第一程序电压中的特定第一程序电压添加不同的电压量，以确定所述第二程序电压中的对应第二程序电压。


8.一种计算系统，包括：
一个或多个处理内核；
系统存储器；
设置于所述系统存储器和所述一个或多个处理内核之间的存储器控制器；
网络接口；
海量存储装置，所述海量存储装置包括控制器，所述控制器包括逻辑电路，以向一组非易失性存储单元应用针对第一阈值电平的程序电压验证过程并且将根据所述过程确定的针对所述一组非易失性存储单元的第一程序电压与第二阈值电平相关，以为所述一组非易失性存储单元针对所述第二阈值电平确定第二程序电压，其中，所述第二阈值电平高于所述第一阈值电平。


9.根据权利要求8所述的计算系统，其中，所述逻辑电路还向另一组非易失性存储单元应用针对所述第一阈值电平的所述程序电压验证过程，其中，使用为所述另一组非易失性存储单元根据所述过程确定的第三程序电压从所述第一阈值电平起对所述另一组非...

【专利技术属性】
技术研发人员：杨翔，S·R·拉杰瓦德，A·哈基菲罗兹，T·A·阿明别沙里，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US