半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制造方法，所述半导体器件包括：衬底，所述衬底中形成有第一沟槽填充结构围成的有源区；第二沟槽填充结构和位于所述第二沟槽填充结构一侧的至少一个第三沟槽，形成于所述有源区的衬底中，所述第三沟槽的底壁高于所述第一沟槽填充结构的底面；栅介质层，形成于所述第三沟槽的内壁以及所述第三沟槽外围的衬底上；以及，栅极层，形成于所述栅介质层上以及靠近所述第三沟槽的部分所述第二沟槽填充结构上。本发明专利技术的技术方案使得能够在不降低击穿电压的同时，还能使得导通电阻降低。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
技术介绍
横向双扩散金属氧化物半导体(LDMOS，lateraldouble-diffusedMOS)现在被广泛应用于功率集成电路(powerICs)中，LDMOS最重要的参数是导通电阻(Ron)和击穿电压(BV)，导通电阻越小越好，击穿电压越大越好，二者是相互矛盾的。当通过调整离子注入条件、场板区的大小以及器件尺寸等方式优化了导通电阻和击穿电压之后，若要进一步降低导通电阻，则会导致击穿电压降低，若要进一步提高击穿电压，则会导致导通电阻增大。例如图1a和图1b所示的是含浅沟槽隔离结构(STI)的LDMOS，根据版图定义出有源区A1，LDMOS包括衬底10、位于有源区的衬底10中的体区11和漂移区12、位于体区11中的体接触区15和源极区16以及位于漂移区12中的漏极区17，LDMOS还包括依次位于衬底10上的栅介质层13和栅极层14以及位于有源区A1的衬底10中的浅沟槽隔离结构18。浅沟槽隔离结构18为LDMOS的场氧层，浅沟槽隔离结构18位于栅介质层13的一侧，栅极层14的一部分位于沟道上方，另一部分则横向扩展至浅沟槽隔离结构18的上方，该栅极层14位于沟道上方的这部分构成了该LDMOS的栅极区，而延伸至浅沟槽隔离结构18的部分构成了场板。浅沟槽隔离结构18的深度与有源区A1外围的浅沟槽隔离结构(未图示)的深度相同，栅介质层13和栅极层14从体区11延伸至漂移区12上，漂移区12包围浅沟槽隔离结构18，漏极区17位于浅沟槽隔离结构18的远离栅极层14的一侧的漂移区12中，体接触区15和源极区16位于栅极层14的远离浅沟槽隔离结构18的一侧的体区11中。图1a和图1b所示的含浅沟槽隔离结构的LDMOS虽然因浅沟槽隔离结构18部分位于栅极层14的下方而具有很高的击穿电压，但是电流通过较深的浅沟槽隔离结构18的底部，会产生较高的导通电阻。因此，如何在保证击穿电压不变的同时，还能进一步降低导通电阻是目前亟需解决的问题。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其制造方法，能够在不降低击穿电压的同时，还能使得导通电阻降低。为实现上述目的，本专利技术提供了一种半导体器件，包括：衬底，所述衬底中形成有第一沟槽填充结构围成的有源区；第二沟槽填充结构和位于所述第二沟槽填充结构一侧的至少一个第三沟槽，形成于所述有源区的衬底中，所述第三沟槽的底壁高于所述第一沟槽填充结构的底面；栅介质层，形成于所述第三沟槽的内壁以及所述第三沟槽外围的衬底上；以及，栅极层，形成于所述栅介质层上以及靠近所述第三沟槽的部分所述第二沟槽填充结构上。可选的，所述第三沟槽的靠近所述第二沟槽填充结构的一侧暴露出所述第二沟槽填充结构。可选的，所有的所述第三沟槽在垂直于所述第二沟槽填充结构的所述一侧的边缘方向上的长度大于在平行于所述第二沟槽填充结构的所述一侧的边缘方向上的长度。可选的，所述半导体器件包括至少两个第三沟槽，所有的所述第三沟槽沿着平行于所述第二沟槽填充结构的所述一侧的边缘方向依次排列。可选的，所述第二沟槽填充结构的底面与所述第一沟槽填充结构的底面齐平；或者，所述第二沟槽填充结构的底面与所述第三沟槽的底壁齐平。可选的，所述第二沟槽填充结构的两端与所述第一沟槽填充结构的侧壁接触；所述栅极层的两端从所述栅介质层上以及靠近所述第三沟槽的部分所述第二沟槽填充结构上延伸至所述第一沟槽填充结构上。可选的，所述半导体器件还包括形成于所述有源区的衬底中的体区和漂移区，所述体区与所述漂移区的交界处位于所述栅极层的下方，且所述漂移区包围所述第二沟槽填充结构，所述第三沟槽从所述漂移区延伸至所述体区。可选的，所述半导体器件还包括源极区和漏极区，所述源极区位于所述栅极层的远离所述第二沟槽填充结构的体区中，所述漏极区位于所述第二沟槽填充结构的背向所述源极区一侧的漂移区中。可选的，所述第三沟槽的背向所述第二沟槽填充结构的一端超出所述栅极层的背向所述第二沟槽填充结构的一端，且所述第三沟槽的背向所述第二沟槽填充结构的一端延伸至所述源极区上。本专利技术还提供了一种半导体器件的制造方法，包括：提供一衬底；形成第一沟槽、第二沟槽和至少一个第三沟槽于所述衬底中，所述第一沟槽在所述衬底中围成一有源区，所述第二沟槽形成于所述有源区的衬底中，所述至少一个第三沟槽形成于所述第二沟槽一侧的有源区的衬底中，所述第三沟槽的深度小于所述第一沟槽的深度；形成第一沟槽填充结构于所述第一沟槽中以及形成第二沟槽填充结构于所述第二沟槽中；形成栅介质层于所述第三沟槽的内壁以及所述第三沟槽外围的衬底上；以及，形成栅极层于所述栅介质层上以及靠近所述第三沟槽的部分所述第二沟槽填充结构上。可选的，所述第三沟槽的靠近所述第二沟槽的一侧与所述第二沟槽连通。可选的，所有的所述第三沟槽在垂直于所述第二沟槽的所述一侧的边缘方向上的长度大于在平行于所述第二沟槽的所述一侧的边缘方向上的长度。可选的，形成所述第一沟槽、所述第二沟槽和所述至少一个第三沟槽于所述衬底中的步骤包括：先形成第一沟槽于所述衬底中，再同时形成第二沟槽和至少一个第三沟槽于所述衬底中，所述第二沟槽的深度与所述第三沟槽的深度相同；或者，先同时形成第一沟槽和第二沟槽于所述衬底中，再形成至少一个第三沟槽于所述衬底中，所述第二沟槽的深度与所述第一沟槽的深度相同。可选的，形成所述第一沟槽填充结构于所述第一沟槽中以及形成所述第二沟槽填充结构于所述第二沟槽中的步骤包括：形成绝缘介质层填充于所述第一沟槽、所述第二沟槽和所述第三沟槽中；以及，去除所述第三沟槽中的绝缘介质层，以在所述第一沟槽中形成第一沟槽填充结构以及在所述第二沟槽中形成第二沟槽填充结构。可选的，所述第二沟槽的两端与所述第一沟槽的侧壁连通；所述栅极层的两端从所述栅介质层上以及靠近所述第三沟槽的部分所述第二沟槽填充结构上延伸至所述第一沟槽填充结构上。可选的，所述半导体器件的制造方法还包括形成体区和漂移区于所述有源区的衬底中；所述体区与所述漂移区的交界处位于所述栅极层的下方，所述漂移区包围所述第二沟槽，所述第三沟槽从所述漂移区延伸至所述体区。可选的，所述半导体器件的制造方法还包括形成源极区和漏极区，所述源极区位于所述栅极层的远离所述第二沟槽填充结构的体区中，所述漏极区位于所述第二沟槽填充结构的背向所述源极区一侧的漂移区中。与现有技术相比，本专利技术的技术方案具有以下有益效果：1、本专利技术的半导体器件，由于包括位于所述第二沟槽填充结构一侧的至少一个第三沟槽，且所述第三沟槽的底壁高于第一沟槽填充结构的底面，以及形成于栅介质层上以及靠近所述第三沟槽的部分所述第二沟槽填充结构上的栅极层，使得能够在不降低击穿电压的同时，还能使得导通电阻降低。2、本专利技术的半导体器件的制造方法，通过形成第一沟槽、第二沟槽和本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n衬底，所述衬底中形成有第一沟槽填充结构围成的有源区；/n第二沟槽填充结构和位于所述第二沟槽填充结构一侧的至少一个第三沟槽，形成于所述有源区的衬底中，所述第三沟槽的底壁高于所述第一沟槽填充结构的底面；/n栅介质层，形成于所述第三沟槽的内壁以及所述第三沟槽外围的衬底上；以及，/n栅极层，形成于所述栅介质层上以及靠近所述第三沟槽的部分所述第二沟槽填充结构上。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
衬底，所述衬底中形成有第一沟槽填充结构围成的有源区；
第二沟槽填充结构和位于所述第二沟槽填充结构一侧的至少一个第三沟槽，形成于所述有源区的衬底中，所述第三沟槽的底壁高于所述第一沟槽填充结构的底面；
栅介质层，形成于所述第三沟槽的内壁以及所述第三沟槽外围的衬底上；以及，
栅极层，形成于所述栅介质层上以及靠近所述第三沟槽的部分所述第二沟槽填充结构上。


2.如权利要求1所述的半导体器件，其特征在于，所述第三沟槽的靠近所述第二沟槽填充结构的一侧暴露出所述第二沟槽填充结构。


3.如权利要求1所述的半导体器件，其特征在于，所有的所述第三沟槽在垂直于所述第二沟槽填充结构的所述一侧的边缘方向上的长度大于在平行于所述第二沟槽填充结构的所述一侧的边缘方向上的长度。


4.如权利要求1所述的半导体器件，其特征在于，所述半导体器件包括至少两个第三沟槽，所有的所述第三沟槽沿着平行于所述第二沟槽填充结构的所述一侧的边缘方向依次排列。


5.如权利要求1所述的半导体器件，其特征在于，所述第二沟槽填充结构的底面与所述第一沟槽填充结构的底面齐平；或者，所述第二沟槽填充结构的底面与所述第三沟槽的底壁齐平。


6.如权利要求1所述的半导体器件，其特征在于，所述第二沟槽填充结构的两端与所述第一沟槽填充结构的侧壁接触；所述栅极层的两端从所述栅介质层上以及靠近所述第三沟槽的部分所述第二沟槽填充结构上延伸至所述第一沟槽填充结构上。


7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括形成于所述有源区的衬底中的体区和漂移区，所述体区与所述漂移区的交界处位于所述栅极层的下方，且所述漂移区包围所述第二沟槽填充结构，所述第三沟槽从所述漂移区延伸至所述体区。


8.如权利要求7所述的半导体器件，其特征在于，所述半导体器件还包括源极区和漏极区，所述源极区位于所述栅极层的远离所述第二沟槽填充结构的体区中，所述漏极区位于所述第二沟槽填充结构的背向所述源极区一侧的漂移区中。


9.如权利要求8所述的半导体器件，其特征在于，所述第三沟槽的背向所述第二沟槽填充结构的一端超出所述栅极层的背向所述第二沟槽填充结构的一端，且所述第三沟槽的背向所述第二沟槽填充结构的一端延伸至所述源极区上。


10.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底；
形成第一沟槽、第二沟槽和至少一个第三沟槽于所述衬底中，所述第一沟槽在所述衬底中围成一有源区，所述第二...

【专利技术属性】
技术研发人员：程亚杰，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42