精密电压参考电路及其方法技术

本发明专利技术公开了一种精密电压参考电路及其形成方法。该电压参考电路包括：第一晶体管，其第一有效面积配置成形成第一Ｖｂｅ；第二晶体管，其具有小于第一有效面积的第二有效面积，第二有效面积配置成形成大于第一Ｖｂｅ的第二Ｖｂｅ；第一电阻器，其耦合成接收第一Ｖｂｅ和第二Ｖｂｅ之间的差值，第一电阻器具有第一和第二端子；运算放大器，其具有耦合至第一晶体管的第一载流电极的第一输入、耦合至第二晶体管的第一载流电极的第二输入、输出、和耦合成从第二输入接收信号的第三晶体管；电容器，其具有耦合至运算放大器的输出的第一端子和耦合至第三晶体管的载流电极的第二端子。在一个实施例中，一种电压参考电路配置成利用差分耦合的晶体管来形成电压参考电路的ΔＶｂｅ。

Precision voltage reference circuit and method thereof

The invention discloses a precision voltage reference circuit and a method for forming the same. The voltage reference circuit includes a first transistor, the first effective area is configured to form a first Vbe transistor; second, the effective area is smaller than the first second effective area, second effective area is configured to form larger than the first Vbe second Vbe; the difference between the first resistor is coupled to receive the first Vbe and second Vbe, the first resistor having first and second terminals; operational amplifier, a first current carrying electrode, a first input coupled to the second transistor is coupled to the first transistor of the first current carrying electrode of the second input and output, and coupled to the second input third transistor receiving signal; capacitor with coupled to the amplifier output the first terminal coupled to the third transistor and current carrying electrode terminal second. In one embodiment, a voltage reference circuit is configured to utilize a differential coupled transistor to form delta reference Vbe of the voltage reference circuit.

【技术实现步骤摘要】

本专利技术一般涉及电子学，更具体地，涉及形成半导体器件的方法 和结构。
技术介绍
在过去，半导体工业利用各种方法和结构来构建电压参考电路。 电压参考电路一般用于提供由其他电路如比较器电路使用的稳定的 参考电压。 一种形成电压参考电路的、普遍使用的设计技术使用能带隙(bandgap)参考作为电压参考电路的一部分。用于现有电压参考电路 的一个设计参数减小参考电压的变化，其由用于运行电压参考电路的 输入电压值的变化而产生。这有时称为电源抑制(power supply rejection),输入电压变化与参考电压变化的比称为电源抑制比 (PSSR)。在2005年12月6日授权给Brass等人的美国专利号 6,972,549中公开了现有电压参考电路的一个样例。然而，这样的现有 电压参考电路不提供充分的电源抑制。因此，期望有一种具有提高的电源抑制的电压参考电路。附图说明图1简要示出了根据本专利技术的电压参考电路的一部分的实施例；图2简要示出了另一电压参考电路的一部分的实施例，其为根据 本专利技术的图1的电压参考电路的可选实施例；以及图3简要示出了包括根据本专利技术的图1的电压参考电路的半导体 器件的放大的平面视图。为了说明的简单和明了，图中的元件不一定按照比例，并且在不 同的图中相同的参考号代表相同的元件。此外，为了说明的筒要，省略了众所周知的步骤和元件的说明和细节。这里使用的载流电极(current carrying electrode)是指器件的元件，例如MOS晶体管的 源极或漏极、或双极晶体管的发射极或集电极、或二极管的正极或负 极，其承载通过该器件的电流，控制电极是指器件的元件，例如MOS 晶体管的栅极或者双极晶体管的基极，其控制通过该器件的电流。虽 然这里把器件解释为确定的N沟道或P沟道器件，本领域的普通技术 人员应认识到，根据本专利技术，互补器件也是可能的。本领域的普通技 术人员应认识到，这里使用的词汇"在…期间"、"在…的时候"、以及 "当...时"不是表示一旦开始操作马上就会出现反应的准确术语，而是 可能会在被初始操作激起的反应之间有一些微小但合理的延迟，例如 传播延迟。具体实施例方式图1简要示出了具有提高的电源抑制的电压参考电路IO的实施例的一部分。电压参考电路io在输入端子ii和/;s共返回端子i2之间接收输入电压以运行电路10,并在电路10的输出13上形成稳定的 参考电压。如在下文中将进一步看到的，电路10利用耦合为差分对 的两个晶体管，该差分对形成电路10的能带隙参考部分的AVbe。电 路10包括连接在差分对中的NPN双极晶体管17和28。电流源32和 负载电阻器27和29 —般连接至晶体管17和28。电路10的控制回路 包括运算放大器36和控制晶体管33。除了与电阻器18、 24和25串 联的二极管耦合晶体管(diode coupled transistor)16之外，电路10还 包括串联的电阻器18、 24和25。除了电流源42、负栽晶体管43和 44以及具有帮助形成运算放大器的晶体管47和电阻器46的第二级之 外，运算放大器36还包括包含电容器56和可选的电阻器57的信号 抑制电路、开环补偿电容器55、差分耦合的晶体管37和39。电容器 56和可选的电阻器57的信号抑制电路对大约100Hz至大约100KHz (100Hz-100KHz )之间的频率提高了 PSRR。放大器36的输入40 将输入信号提供至晶体管39,而输入38将输入信号提供至晶体管37。放大器36的输出41连接至控制晶体管33。放大器36接收在各个节点14和15上形成的晶体管17和28的 集电极电压值。放大器36和晶体管33的控制回路配置成将节点14 和15上的电压值调节成基本上相等。在优选实施例中，电阻器27和 29具有相等的值，使得通过电阻器27和29的相应电流26和30的值 基本上相等。本领域的技术人员应认识到，还选择电阻器27和29的 值以便为放大器36和晶体管33提供期望的开环增益。因此，通过各 自晶体管28和17的电流26和30的值也相等。晶体管17和28形成有具有不同尺寸的有效面积，使得晶体管 17和28的Vbe不为相同的值。在优选实施例中，晶体管17具有比 晶体管28的有效面积大大约8倍的有效面积，使得在运行中晶体管 17的Vbe值比晶体管28的Vbe小大约10%。而且，因为晶体管17 和28具有基本相等的电流值但是不同的有效面积尺寸，晶体管17的 Vbe必须小于晶体管28的Vbe。电流源32使电流26和30的和基本 上为常数。电阻器18连接在晶体管28的基极和晶体管17的基极之 间以接收大致为晶体管28的Vbe和晶体管17的Vbe之间的差值的 电压。该电压差通常称为由晶体管17和28形成的能带隙参考电路的 △ Vbe。因此，在电阻器18两端产生的电压21等于AVbe。由电阻器 18接收的AVbe使电流22流过电阻器18。因此，电流22的值表示 AVbe。晶体管16和17之间的电流镜像结构在节点31上设置电压的 极性和值。电流22流过晶体管16、电阻器24以及电阻器25和18。因此， 在输出13上形成的参考电压值基本上等于<formula>see original document page 6</formula>其中Vref—输出13上的输出电压；16Vbe—晶体管16的Vbe;AVbe—AVbejR18—电阻器18的值； R24—电阻器24的值；以及 R25—电阻器25的值。当输入端子11上的输入电压值变化时，配置放大器36以接收形 成AVbe的晶体管17和28的集电极电压使由放大器36的输入信号的 变化产生的AVbe的变化最小化。当输入电压变化时，这使输出电压 的变化最小化。如果输入电压变化，由放大器36接收的输入信号值 的任何变化对AVbe值都有很小的影响。此外，将放大器36的输入连 接至晶体管17和28的集电极提高了在输出13上形成的参考电压的 精确性。举例来说，如果放大器36具有某个输入偏移，该偏移反应 在晶体管17和28的集电极上，但是对于在电阻器21两端形成的AVbe 值有很小的影响。应该相信，该结构优于现有技术而将参考电压值的 精确性提高了 2至3 (2-3)倍。晶体管39的寄生基极-集电极结电容(junction capacitance)在 PSRR传递函数中形成一个零点，这可以在由在输入ll上接收的输入 电压中的高频变化产生的输出电压中造成很大的变化。当差分放大器 36的输出41和输入38以及40接地时，零点与自晶体管39的集电极 看到的输出阻抗有关，该阻抗由下式给出Z39 = 2*Ri47*gm47*Ro47其中Z39—自晶体管39的集电极看到的输出阻抗；Ro47—晶体管47的输出阻抗；gm47—晶体管47的跨导；以及Ri47—向晶体管47的基极看过去的输入阻抗。零点的频率由下式给出Fz = 1/2 *Z39*Ccb其中Fz—零点的频率；以及Ccb一晶体管39的基极-集电极结电容。电容器56被选择成形成PSRR传递函数中的极点，这消除了由 晶体管39的寄生基极-集电极结电容和阻抗Z39形成的零点的影响。 当电源11和差分放大器的输入38和40接地时，极点与本文档来自技高网...

【技术保护点】
一种电压参考电路，其包括：　　　　第一晶体管，其具有第一有效面积、第一载流电极、第二载流电极以及控制电极，其中，所述第一有效面积配置成形成第一Ｖｂｅ；　　　　第二晶体管，其具有第一载流电极、第二载流电极、控制电极以及小于所述第一有效面积的第二有效面积，其中，所述第二有效面积配置成形成大于所述第一Ｖｂｅ的第二Ｖｂｅ；　　　　第一电阻器，其耦合成接收所述第一Ｖｂｅ和所述第二Ｖｂｅ之间的差值，所述第一电阻器具有第一和第二端子；　　　　运算放大器，其具有耦合至所述第一晶体管的所述第一载流电极的第一输入、耦合至所述第二晶体管的所述第一载流电极的第二输入、输出、和耦合成从所述第二输入接收信号的第三晶体管；以及　　　　电容器，其具有耦合至所述运算放大器的所述输出的第一端子和耦合至所述第三晶体管的载流电极的第二端子。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：保罗米格里尔瓦卡，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：US[美国]