基板处理装置、以及半导体器件的制造方法制造方法及图纸

本发明专利技术提供一种基板处理装置，其能够减小在利用等离子体来处理基板时对反应管和基板付与的损害，并能够进行稳定的等离子体生成。提供一种如下构成的基板处理装置，其具有：供向基板供给之前的气体流通的缓冲室；在缓冲室内大致平行地延伸的至少一对放电电极；和以不使一对放电电极暴露于气体的方式分别覆盖于至少一对放电电极的绝缘体制的一对鞘管，在一对放电电极的至少一方，在与被馈电的端不同的端处设有金属制的帽，该帽具有与放电电极大致相等的外径，顶端部分圆滑地形成。顶端部分圆滑地形成。顶端部分圆滑地形成。

【技术实现步骤摘要】
基板处理装置、以及半导体器件的制造方法


[0001]本专利技术涉及基板处理装置以及半导体器件的制造方法，尤其涉及利用等离子体来处理基板的基板处理装置以及半导体器件的制造方法。

技术介绍

[0002]半导体器件制造工序之一是成膜工序，其使用对等离子体利用的CVD(Chemical Vapor Deposition)法或ALD(Atomic Layer Deposition)法在基板上堆积规定的薄膜(参照专利文献1)。CVD法是指，利用气体状原料的气相以及表面上的反应，而将以原料气体分子中所含的元素为构成要素的薄膜向被处理基板上堆积的方法。CVD法中，将包含构成要形成的膜的多个元素在内的多个种类的原料气体等同时向被处理基板上供给来成膜。在ALD法的情况下，将包含构成要形成的膜的多个元素的多个种类的原料气体等交替地向被处理基板上供给来成膜。ALD法中，薄膜堆积以原子层级别来控制。并且，等离子体用于在CVD法中促进堆积的薄膜的化学反应，或从薄膜去除杂质，或者在ALD法中对吸附的成膜原料的化学反应进行辅助等。在专利文献2中公开了使用上述技术的Si3N4成膜。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2012－94652号公报
[0006]专利文献2：日本特开2010－62230号公报

技术实现思路

[0007]伴随着半导体器件制造中的阶段性的微小化，要求以更低的基板温度来成膜。此时，调整用于形成等离子体的高频电力以使其对于成膜条件成为最佳，但若高频电力变大，则有时对反应管和电极付与的损害也变大，或妨碍稳定的等离子体生成。
[0008]本专利技术的主要目的是提供一种技术，其能够减小在利用等离子体来处理基板时对反应管和基板付与的损害，并能够进行稳定的等离子体生成。
[0009]为了实现上述目的，本专利技术提供一种技术，其构成为，具有：供向基板供给之前的气体流通的缓冲室；在缓冲室内大致平行地延伸的至少一对放电电极；和以不使一对放电电极暴露于气体的方式分别覆盖于至少一对放电电极的绝缘体制的一对鞘管，在一对放电电极的至少一方，在与被馈电的端不同的端处设有金属制的帽，该帽具有与放电电极大致相等的外径，顶端部分圆滑地形成。
[0010]专利技术效果
[0011]根据本专利技术，能够提供一种可减小对反应管和电极付与的损害且能够进行稳定的等离子体生成的基板处理装置和使用该装置的半导体器件的制造方法。
附图说明
[0012]图1A是实施例1的基板处理装置的主要部分的构成的剖视图。
[0013]图1B是表示实施例1的基板处理装置的放电电极的顶端的帽的构成的图。
[0014]图2是用于说明实施例1的远程等离子体处理装置的构成的概略立体透视图。
[0015]图3是以概略纵截面来表示实施例1的、远程等离子体处理装置所用的处理炉部分的图。
[0016]图4是实施例1的、图3所示的处理炉的A-A线概略横剖视图。
[0017]图5是实施例1的、用于说明远程等离子体处理装置所用的控制器的框图。
[0018]图6是表示实施例1的、用于说明氮化硅膜的制造流程的流程图的图。
[0019]图7A是以往的基板处理装置的主要部分的构成的剖视图。
[0020]图7B是表示以往的基板处理装置的放电电极的顶端部分的构成的图。
[0021]附图标记说明
[0022]1、203
ꢀꢀ
反应管
[0023]2ꢀꢀ
被处理基板
[0024]4ꢀꢀ
放电电极端部
[0025]5、30 放电电极
[0026]6ꢀꢀ
缓冲室
[0027]8ꢀꢀ
振荡器
[0028]9ꢀꢀ
匹配器
[0029]10
ꢀꢀ
小孔
[0030]11
ꢀꢀ
等离子体
[0031]12
ꢀꢀ
晶舟
[0032]13
ꢀꢀ
气体导入口
[0033]14
ꢀꢀ
鞘管
[0034]15
ꢀꢀ
气体喷嘴
[0035]16
ꢀꢀ
套管
[0036]17、31
ꢀꢀ
线圈状构造体
[0037]18、32
ꢀꢀ
外侧的编结物
[0038]33
ꢀꢀ
帽
[0039]101
ꢀꢀ
基板处理装置
[0040]200
ꢀꢀ
晶圆
[0041]202
ꢀꢀ
处理炉
[0042]280
ꢀꢀ
控制器
[0043]281 CPU
[0044]471、472、481、482
ꢀꢀ
棒状电极
具体实施方式
[0045]以下，依次说明用于实施本专利技术的方式，但为了更好地理解本专利技术，使用图7A、图7B来说明以往的构成中的问题点。图7A的(a)、(b)表示从上方观察以往的基板处理装置的反应室部分的剖视图、和其a-a
’
的剖视图。图7B放大表示a-a
’
的剖视图的放电电极的顶端部分。
[0046]如图7A所示，在反应管1内部的壁面附近设有在垂直方向上细长的缓冲室6，在该缓冲室6的内部设置有由鞘管14覆盖的放电电极5、和用于在缓冲室内获得均匀气流的气体喷嘴15，该鞘管14由两根电介质构成。并成为如下构成：向放电电极端部4施加由振荡器8产生的高频电力，在缓冲室6内的一对放电电极5之间生成等离子体11，等离子体11对从气体喷嘴15供给的反应性气体进行激励，并通过开设于缓冲室6的壁上的喷嘴10向反应室内的未图示的被处理基板供给。
[0047]此外，作为放电电极5的构造，如图7B所示地成为如下构造：由以高融点金属的线材为编结物18的部件在外侧覆盖绕着中心紧密卷绕的线圈状构造体17。
[0048]此时，如图7B所示，放电电极5的内侧的线圈状构造体17和外侧的编结物18需要在电极的两端固定，在由筒状的套管16覆盖的基础上，成为压合连接的构造。然后，将套管16的不需要部分切断而成形，但由于横截面是尖锐的，所以当放电时高频电压会集中于放电电极5的套管16的横截面，对作为电介质管的鞘管14的损害变大，会产生微小贯穿孔等而成为反应管1的寿命缩短的要因。
[0049]以下，依照附图按顺序来说明能够将上述的以往构造的基板处理装置的课题解决的本专利技术的实施方式。
[0050]【实施例1】
[0051]实施例1是基板处理装置、和使用该装置的半导体器件的制造方法的实施例，基板处理装置构成为，具有：供向基板供给之前的气体流通的箱状的缓冲室；在缓冲室内大致平行地延伸的一对棒状的放电电极；和以不使一对放电电极暴露于气体的方式分别覆盖于一对棒状电极的绝缘体制的一对鞘管，一对放电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基板处理装置，其特征在于，具有：对基板进行处理的处理室；供向所述基板供给之前的气体流通的缓冲室；在所述缓冲室内大致平行地延伸的至少一对放电电极；和以不使所述一对放电电极暴露于所述气体的方式分别覆盖于所述一对放电电极的绝缘体制的一对鞘管，在所述一对放电电极的至少一方，在与被馈电的端不同的端处设有金属制的帽，该帽具有与所述放电电极大致相等的外径，顶端部分圆滑地形成。2.根据权利要求1所述的基板处理装置，其特征在于，所述一对放电电极各自由芯材、和设于所述芯材的外侧的高融点金属制的编结物构成。3.根据权利要求1所述的基板处理装置，其特征在于，所述帽为高融点金属制，以将所述芯材和所述编结物压接的方式构成。4.根据权利要求1所述的基板处理装置，其特征在于，在内部还具有使多个基板排列而收容该多个基板的反应管，所述缓冲室以具有与所述反应管的内部相邻的面的方式与所述反应管一体设置，在所述相邻的面上具有在所述基板排列的区域内设置的一个或多个贯穿孔、和与所述缓冲室的内部连通的气体导入部。5.根据权利要求1所述的基板处理装置，其特征在于，在内部还具有使多个基板排列而收容该多个基板的反应管，所述放电电极沿着所述基板的排列方向配置，所述鞘管使一部分折曲而构成。6.根据权利要求1所述的基板处理装置，其特征在于，在所述反应管内还具有与所述基板的排列方向平行地设置的气体喷嘴，向所述反应管内交替地供给来自所述气体喷嘴的第1气体、和来自所述缓冲室的包含电中性的活性物质的气体，而在多个所...

【专利技术属性】
技术研发人员：石丸信雄，
申请(专利权)人：株式会社国际电气，
类型：发明
国别省市：