具有用于阶梯区的支撑结构和用于接触结构的间隔体结构的三维存储器件及其形成方法技术

公开了3D存储器件及其形成方法的实施例。在示例中，一种3D存储器件包括存储堆叠体、半导体层、支撑结构、间隔体结构和接触结构。该存储堆叠体包括交替的导电层和电介质层并且在平面图中包括阶梯区。该半导体层与该存储堆叠体接触。支撑结构与存储堆叠体的阶梯区重叠并且与半导体层共平面。该支撑结构包括除了该半导体层的材料之外的材料。该间隔体结构处于该存储堆叠体外并且与该支撑结构和该半导体层共平面。该接触结构垂直延伸并且被该间隔体结构包围。

【技术实现步骤摘要】
【国外来华专利技术】具有用于阶梯区的支撑结构和用于接触结构的间隔体结构的三维存储器件及其形成方法
技术介绍
本公开的实施例涉及三维(3D)存储器件及其制作方法。通过改进工艺技术、电路设计、程序设计算法和制作工艺使平面存储单元缩小到了更小的尺寸。但是，随着存储单元的特征尺寸接近下限，平面加工和制作技术变得更加困难，而且成本更加高昂。因此，平面存储单元的存储密度接近上限。3D存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列以及用于控制往返于存储阵列的信号的外围器件。
技术实现思路
本文公开了3D存储器件及其形成方法的实施例。在一个示例中，一种3D存储器件包括存储堆叠体、半导体层、支撑结构、间隔体结构和接触结构。该存储堆叠体包括交替的导电层和电介质层并且在平面图中包括阶梯区。该半导体层与该存储堆叠体接触。支撑结构与存储堆叠体的阶梯区重叠并且与半导体层共平面。该支撑结构包括除了该半导体层的材料之外的材料。该间隔体结构处于该存储堆叠体外并且与该支撑结构和该半导体层共平面。该接触结构垂直延伸并且被该间隔体结构包围。在另一个示例中，一种3D存储器件包括存储堆叠体、半导体层、支撑结构、间隔体结构、沟道结构和接触结构。该存储堆叠体包括交替的导电层和电介质层并且在平面图中包括阶梯区。半导体层与该存储堆叠体接触。支撑结构与存储堆叠体的阶梯区重叠并且与半导体层共平面。该支撑结构包括除了该半导体层的材料之外的材料。该间隔体结构处于该存储堆叠体外并且与该支撑结构和该半导体层共平面。该沟道结构处于存储堆叠体的核心阵列区内并且进入该半导体层。该沟道结构包括半导体沟道，并且该半导体沟道的下部与该半导体层接触。该接触结构垂直延伸并且被该间隔体结构包围。在又一个示例中，公开了一种形成3D存储器件的方法。在衬底上形成包括牺牲层的半导体层。在半导体层内同时形成支撑结构和间隔体结构。该支撑结构和间隔体结构与该半导体层共平面。形成与该半导体层接触的包括阶梯区的电介质堆叠体。该阶梯区与该支撑结构重叠。形成垂直延伸并且被该间隔体结构包围的接触结构。附图说明被并入本文并形成说明书的部分的附图例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。图1A-1C示出了根据本公开的各种实施例的具有用于阶梯区的支撑结构和用于接触结构的间隔体结构的示例性3D存储器件。图2A-2C示出了根据本公开的各种实施例的具有用于阶梯区的支撑结构和用于接触结构的间隔体结构的另一示例性3D存储器件。图3A-3C示出了根据本公开的各种实施例的具有用于阶梯区的支撑结构和用于接触结构的间隔体结构的另一示例性3D存储器件。图4示出了根据本公开的各种实施例的示例性3D存储器件的部分。图5A-5H示出了根据本公开的一些实施例的用于形成3D存储器件的示例性制作工艺。图6示出了根据本公开的一些实施例用于形成3D存储器件的方法的流程图。图7A-7H示出了根据本公开的一些实施例的用于形成3D存储器件的示例性制作工艺。图8示出了根据本公开的一些实施例用于形成3D存储器件的方法的流程图。将参考附图描述本公开的实施例。具体实施方式尽管讨论了具体配置和布置，但是应当理解所述讨论只是为了达到举例说明的目的。本领域技术人员将认识到可以使用其他配置和布置而不脱离本公开的实质和范围。本领域技术人员显然将认识到也可以将本公开用到各种各样的其他应用当中。应当指出，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等表示所述的实施例可以包括特定的特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这样的短语未必是指同一实施例。此外，在结合实施例描述特定特征、结构或特性时，结合明确或未明确描述的其他实施例来实现这样的特征、结构或特性处于本领域技术人员的知识范围之内。一般而言，应当至少部分地由语境下的使用来理解术语。例如，至少部分地根据语境，文中采用的词语“一个或多个”可以用于从单数的意义上描述任何特征、结构或特点，或者可以用于从复数的意义上描述特征、结构或特点的组合。类似地，还可以将词语“一”、“一(an)”或“该”理解为传达单数用法或者传达复数用法，其至少部分地取决于语境。此外，可以将词语“基于”理解为未必意在传达排他的一组因素，相反可以允许存在其他的未必明确表述的因素，其还是至少部分地取决于语境。应当容易地理解，应当按照最宽的方式解释本公开中的“在……上”、“在……以上”和“在……之上”，“在……上”不仅意味着直接处于某物上，还包含在某物上且其间具有中间特征或层的含义，“在……以上”或者“在……之上”不仅包含在某物以上或之上的含义，还包含在某物以上或之上且其间没有中间特征或层的含义(即，直接处于某物上)。此外，文中为了便于说明可以采用空间相对术语，例如，“下面”、“以下”、“下方”、“以上”、“上方”等，以描述一个元件或特征与其他元件或特征的如图所示的关系。空间相对术语意在包含除了附图所示的取向之外的处于使用或操作中的器件的不同取向。所述设备可以具有其他取向(旋转90度或者处于其他取向上)，并照样相应地解释文中采用的空间相对描述词。文中使用的“衬底”一词是指在上面添加后续材料层的材料。能够对衬底本身图案化。添加到衬底上面的材料可以受到图案化，或者可以保持不受图案化。此外，衬底可以包括很宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料，例如，玻璃、塑料或者蓝宝石晶片等形成。文中使用的“层”一词可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间的任何成对水平面之间，或者位于所述顶表面和底表面处。层可以水平延伸、垂直延伸和/或沿锥形表面延伸。衬底可以是层，可以在其内包含一个或多个层，并且/或者可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体层和接触层(在其内形成互连线路和/或垂直互连通道(通孔)接触)以及一个或多个电介质层。文中所使用的词语“标称/标称地”是指在产品或工艺的设计阶段内设置的部件或工艺操作的特征或参数的预期或目标值连同高于和/或低于所述预期值的某一值范围。所述值范围可能归因于制造工艺或容限的略微变化。如文中所使用的，“左右”一词是指既定量的值能够基于与对象半导体器件相关联的特定技术节点发生变动。基于特定技术节点，“左右”一词可以指示既定量的值在(例如)该值的10-30％(例如，该值的±10％、±20％或者30％)以内发生变动。文中使用的“3D存储器件”一词是指具有垂直取向存储单元晶体管串(文中称为“存储串”，例如，NAND存储串)的半导体器件，所述垂直取向存储单元晶本文档来自技高网...

【技术保护点】
1.一种三维(3D)存储器件，包括：/n存储堆叠体，其包括交替的导电层和电介质层，并且在平面图中包括阶梯区；/n与所述存储堆叠体接触的半导体层；/n支撑结构，其与所述存储堆叠体的所述阶梯区重叠并且与所述半导体层共平面，其中，所述支撑结构包括与所述半导体层的材料不同的材料；/n间隔体结构，其在所述存储堆叠体外并且与所述支撑结构和所述半导体层共平面；以及/n接触结构，其垂直延伸并且被所述间隔体结构包围。/n

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器件，包括：
存储堆叠体，其包括交替的导电层和电介质层，并且在平面图中包括阶梯区；
与所述存储堆叠体接触的半导体层；
支撑结构，其与所述存储堆叠体的所述阶梯区重叠并且与所述半导体层共平面，其中，所述支撑结构包括与所述半导体层的材料不同的材料；
间隔体结构，其在所述存储堆叠体外并且与所述支撑结构和所述半导体层共平面；以及
接触结构，其垂直延伸并且被所述间隔体结构包围。


2.根据权利要求1所述的3D存储器件，其中，所述间隔体结构具有围绕所述半导体层的部分的沟槽结构，其中，所述半导体层的所述部分与接触结构相接触并且通过所述间隔体结构来与所述半导体层的其余部分绝缘。


3.根据权利要求1所述的3D存储器件，其中，所述间隔体结构具有阱结构，其中，在所述平面图内所述阱结构的形状不同于所述接触结构的形状。


4.根据权利要求1-3中的任何一项所述的3D存储器件，其中，所述间隔体结构包括电介质材料。


5.根据权利要求1-4中的任何一项所述的3D存储器件，其中，所述支撑结构和所述间隔体结构包括相同的电介质材料。


6.根据权利要求5所述的3D存储器件，其中，所述相同的电介质材料是正硅酸乙酯(TEOS)。


7.根据权利要求1所述的3D存储器件，还包括第一缝隙结构，所述第一缝隙结构垂直延伸并且横向延伸，并且将所述存储堆叠体划分成多个存储块。


8.根据权利要求7所述的3D存储器件，还包括第二缝隙结构，所述第二缝隙结构垂直延伸并且横向延伸，并且将每个存储堆叠体划分成多个存储指状物。


9.根据权利要求8所述的3D存储器件，其中，所述第二缝隙结构停止在所述支撑结构内，并且其中，每个存储块与相应的支撑结构重叠。


10.根据权利要求8所述的3D存储器件，其中，所述第二缝隙结构垂直地延伸到所述半导体层内并且将所述支撑结构划分成多个子支撑结构，其中，每个存储指状物与所述子支撑结构中的一个子支撑结构重叠。


11.根据权利要求10所述的3D存储器件，其中，所述子支撑结构中的每个子支撑结构包括包围所述半导体层的部分的沟槽结构。


12.根据权利要求10所述的3D存储器件，其中，所述子支撑结构中的每个子支撑结构包括填充有与所述半导体层的材料不同的材料的阱结构。


13.一种三维(3D)存储器件，包括：
存储堆叠体，其包括交替的导电层和电介质层，并且在平面图中具有核心阵列区和阶梯区；
与所述存储堆叠体接触的半导体层；
支撑结构，其与所述存储堆叠体的所述阶梯区重叠并且与所述半导体层共平面，其中，所述支撑结构包括与所述半导体层的材料不同的材料；
间隔体结构，其在所述存储堆叠体外并且与所述支撑结构和所述半导体层共平面；
沟道结构，其在所述存储堆叠体的所述核心阵列区内并且进入所述半导体层内，所述沟道结构包括半导体沟道，其中，所述半导体沟道的下部与所述半导体层接触；以及
接触结构，其垂直延伸并且被所述间隔体结构包围。


14.根据权利要求13所述的3D存储器件，其中，所述间隔体结构具有围绕所述半导体层的部分的沟槽结构，其中，所述半导体层的所述部分与接触结构相接触并且通过所述间隔体结构来与所述半导体层的其余部分绝缘。


15.根据权利要求13所述的3D存储器件，其中，所述间隔体结构具有阱结构，其中，在所述平面图内所述阱结构的形状不同于所述接触结构的形状。


16.根据权利要求13-15中的任何一项所述的3D存储器件，其中，所述间隔体结构包括电介质材料。


17.根据权利要求13-16中的任何一项所述的3D存储器件，其中，所述支撑结构和所述间隔体结构包括相同的电介质材料。


18.根据权利要求17所述的3D存储器件，其中，所述相同的电介质材料是正硅酸乙酯(TEOS)。


19.根据权利要求13所述的3D存储器件，还包括第一缝隙结构，所述第一缝隙结构垂直延伸并且横向延伸，并且将所述存储堆叠体划分成多个存储块。

【专利技术属性】
技术研发人员：孔翠翠，张中，吴林春，张坤，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42