步进电机驱动电路和模拟电子时钟制造技术

能够给电机提供较大的驱动电流并使电机小型化。在驱动电机使其旋转的过程中，交替地执行激励级晶体管为接通状态和激励级晶体管为断开状态的第一驱动循环以及激励级晶体管为接通状态和激励级晶体管为断开状态的第二驱动循环，在驱动电机使其旋转的时间之间对以一定间隔设置的电机进行制动的过程中，驱动一些晶体管处于接通状态，驱动其他晶体管处于断开状态。使得能够给电机提供较大的驱动电流，以及通过使用晶体管使电机能够小型化，所述晶体管用于驱动电机和用于静电电阻。

【技术实现步骤摘要】

本专利技术一般涉及一种步进电机驱动电路和模拟电子时钟。
技术介绍
在
技术介绍
中，利用了一种模拟电子时钟，其用于通过步进电机驱动时间针使其转动，所述时间针表示时针、分针或类似物的时间。该模拟电子时钟包括用于驱动时间针使其转动的步进电机和用于驱动该步进电机使其旋转的步进电机驱动电路，在构成时间参考的基础上通过利用步进电机驱动电路驱动步进电机使其旋转，该模拟电子时钟构造成利用时间针表示时间(例如参见JP-B-57-18440和JP-B-63-18149)。图10是用于
技术介绍
的模拟电子时钟的步进电机驱动电路的电路图。在图10中，步进电机驱动电路包括具有P沟道场效应晶体管(FET)21和N沟道场效应晶体管25的第一晶体管对，和具有P沟道场效应晶体管24和N沟道场效应晶体管22的第二晶体管对，用于驱动各个晶体管接通/断开和N沟道场效应晶体管20、23的驱动装置(未示出)，所述N沟道场效应晶体管分别与晶体管21、24并联连接以应对静电电阻。该晶体管20、23总是处于断开状态。步进电机驱动电路由集成电路(IC)构成，晶体管21、22的连接点和晶体管24、25的连接点构成集成电路的输出端Out1、Out2，并与电子时钟的步进电机26的驱动端连接。通过向步进电机26提供交替的信号，以在驱动电机使其旋转的过程中驱动第一晶体管对和第二晶体管对交替地处于接通状态，从而该驱动装置使步进电机26沿预定方向旋转。也就是说，在驱动电机使其旋转的过程中，通过使晶体管21、25处于接通状态、驱动晶体管24、22处于断开状态进而使第一晶体管对处于接通状态，相继地，通过使晶体管24、22处于接通状态、驱动晶体管21、25处于断开状态进而使第二晶体管对处于接通状态，该驱动装置可以驱动第一晶体管对和第二晶体管对交替地处于接通状态。由此，通过向步进电机26提供交替的信号，可以驱动步进电机26沿预定方向旋转。此外，在制动电机以强制地使步进电机26保持在预定的旋转位置的过程中，通过驱动晶体管21、24处于接通状态和驱动晶体管22、25处于断开状态，驱动装置可使步进电机26的两个端子短路。晶体管20、23总是保持在断开状态，由此，晶体管21、22、24、25得到保护以免被静电被击穿或退化。然而，晶体管20、23仅具有保护电路的功能，并且由较大尺寸的晶体管构成以提高保护功能。因此，仅具有保护电路的单一功能的晶体管会占据较大的空间，因此难以小型化。此外，当构成集成电路时，会出现空间利用率较低的问题。此外，尽管当使用具有大转矩的电机作为电机26时，但是要求晶体管21至25具有提供较大驱动电流的功能，除了具有较大尺寸的保护晶体管之外，还需要多个具有较大尺寸的晶体管，从而导致难以小型化的问题。本专利技术的一个问题是提供一种步进电机驱动电路，其能够向步进电机提供较大的驱动电流并且能够被小型化。此外，本专利技术的一个问题是提供一种模拟电子时钟，其能够使用具有较大驱动电流的电机并且能够被小型化。
技术实现思路
根据本专利技术，提供一种步进电机驱动电路，其特征在于步进电机驱动电路包括具有第一和第二晶体管的第一晶体管对，具有第三和第四晶体管的第二晶体管对，用于使步进电机沿预定方向旋转的驱动装置，所述驱动装置通过向步进电机提供交替的信号以在驱动电机使其旋转的过程中交替地驱动第一晶体管对和第二晶体管对处于接通状态、以及在制动电机的过程中通过驱动第一和第三晶体管处于接通状态和驱动第二和第四晶体管处于断开状态进而驱动步进电机的两个驱动端处于相同电平，该步进电机驱动电路还包括与第一晶体管并联连接的第五晶体管和与第三晶体管并联连接的第六晶体管，其中当在驱动电机使其旋转的过程中驱动第一晶体管处于接通状态时，驱动装置驱动第五晶体管处于接通状态，当在制动电机的过程中驱动第一晶体管处于接通状态时，驱动装置驱动第五晶体管处于断开状态，当在驱动电机使其旋转的过程中驱动第三晶体管处于接通状态时，驱动装置驱动第六晶体管处于接通状态，当在制动电机的过程中驱动第三晶体管处于接通状态时，驱动装置驱动第六晶体管处于断开状态。当在驱动电机使其旋转的过程中驱动第一晶体管处于接通状态时，驱动装置驱动第五晶体管处于接通状态，当在制动电机的过程中驱动第一晶体管处于接通状态时，驱动装置驱动第五晶体管处于断开状态，当在驱动电机使其旋转的过程中驱动第三晶体管处于接通状态时，驱动装置驱动第六晶体管处于接通状态，当在制动电机的过程中驱动第三晶体管处于接通状态时，驱动装置驱动第六晶体管处于断开状态。这里，可以构造一种结构，其中第一和第五晶体管由具有相同沟道的晶体管构成，第三和第六晶体管由具有相同沟道的晶体管构成。此外，可以构造一种结构，其中第一和第五晶体管由具有不同沟道的晶体管构成，第三和第六晶体管由具有不同沟道的晶体管构成。此外，可以构造一种结构，其中第一至第六晶体管由半导体集成电路构成，第一和第五晶体管通过物理地分离单个的晶体管来形成，第三和第六晶体管通过物理地分离单个的晶体管来形成。此外，可以构造一种结构，其中第五晶体管的面积大于第一晶体管的面积，第六晶体管的面积大于第三晶体管的面积。此外，根据本专利技术，提供一种模拟电子时钟，其特征在于模拟电子时钟包括用于驱动时间针使其转动的步进电机，和根据构成时间参考的时间信号操作成计算时间的步进电机驱动电路，该步进电机驱动电路用于驱动步进电机使其旋转，并通过使用步进电机驱动电路驱动电机使其旋转进而用时间针表示时间，其中通过使用根据权利要求1至5中任何一项的步进电机驱动电路来构造所述步进电机驱动电路。附图说明在随附的附图中示出了本专利技术的优选形式，其中图1是根据本专利技术的实施例的模拟电子时钟的方框图；图2是根据本专利技术的第一实施例在模拟电子时钟中使用的步进电机驱动电路的电路图；图3是根据本专利技术的第一实施例在模拟电子时钟中使用的步进电机驱动电路的时间图； 图4是根据本专利技术的第二实施例在模拟电子时钟中使用的步进电机的电路图；图5是根据本专利技术的第二实施例在模拟电子时钟中使用的步进电机驱动电路的时间图；图6是根据本专利技术的第三实施例在模拟电子时钟中使用的步进电机的电路图；图7是根据本专利技术的第三实施例在模拟电子时钟中使用的步进电机驱动电路的时间图；图8是根据本专利技术的第四实施例在模拟电子时钟中使用的步进电机驱动电路的电路图；图9是根据本专利技术的第四实施例在模拟电子时钟中使用的步进电机驱动电路的时间图；以及图10是在
技术介绍
的模拟电子时钟中使用的步进电机驱动电路的电路图。具体实施例方式图1是根据本专利技术的实施例的模拟电子时钟的方框图，它是后面描述的各个实施例共有的方框图。在图1中，模拟电子时钟包括用于产生预定频率的信号的振荡电路10，用于通过分离振荡电路10产生的信号进而产生构成计时参考的时钟信号的除法电路11，用于产生驱动脉冲以便根据时钟信号驱动时钟的步进电机14的电机脉冲发生电路12，用于响应来自电机脉冲发生电路12的信号驱动步进电机14使其旋转的电机驱动电路13，步进电机14，以及具有传动轮和指针用来显示时间或类似物的显示部15。振荡电路10、除法电路11、电机脉冲发生电路12和电机驱动电路13构成了步进电机驱动电路，此外，振荡电路10、除法电路11和电机脉冲发生电路12构成驱动装置。图2是根据本专利技术的第一实本文档来自技高网...

【技术保护点】
一种步进电机驱动电路，其特征在于该步进电机驱动电路包括：　　　　具有第一和第二晶体管的第一晶体管对；　　　　具有第三和第四晶体管的第二晶体管对；和　　　　用于使步进电机沿预定方向旋转的驱动装置，其通过向步进电机提供交替的信号以在驱动电机使其旋转的过程中交替地驱动第一晶体管对和第二晶体管对处于接通状态、以及在制动电机的过程中通过驱动第一和第三晶体管处于接通状态和驱动第二和第四晶体管处于断开状态进而驱动步进电机的两个驱动端处于相同电平；　　　　与第一晶体管并联连接的第五晶体管和与第三晶体管并联连接的第六晶体管；　　　　其中当在驱动电机使其旋转的过程中驱动第一晶体管处于接通状态时，驱动装置驱动第五晶体管处于接通状态，当在制动电机的过程中驱动第一晶体管处于接通状态时，驱动装置驱动第五晶体管处于断开状态，当在驱动电机使其旋转的过程中驱动第三晶体管处于接通状态时，驱动装置驱动第六晶体管处于接通状态，当在制动电机的过程中驱动第三晶体管处于接通状态时，驱动装置驱动第六晶体管处于断开状态。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小笠原健治，涩谷义博，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]