半导体封装件制造技术

提供了一种半导体封装件。所述半导体封装件包括：封装件基底，具有第一表面、设置为与第一表面背对且具有凹部的第二表面以及具有相对于第一表面倾斜的侧表面的通孔，并且通孔的穿过第一表面限定的第一开口的第一直径小于通孔的穿过凹部的底表面限定的第二开口的第二直径；多个第一半导体芯片，设置在第一表面上；第二半导体芯片，设置在底表面上；以及模制部，设置在通孔中，并且覆盖所述多个第一半导体芯片和第二半导体芯片。体芯片和第二半导体芯片。体芯片和第二半导体芯片。

【技术实现步骤摘要】
半导体封装件
[0001]本申请要求于2019年8月28日在韩国知识产权局提交的第10-2019-0106026号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]与示例实施例一致的装置和方法涉及一种半导体封装件。

技术介绍

[0003]随着电子工业的不断发展，对越来越高性能、高速和紧凑的电子组件的需求不断增长。作为响应，已经出现了将半导体芯片堆叠并安装在单个半导体基底上的技术。然而，这样的技术会导致具有较差的接合稳定性的较厚的半导体封装件。

技术实现思路

[0004]示例实施例提供了一种能够减少总体的封装件厚度并且使用单一工艺模制安装在封装件基底的两侧上的半导体芯片的半导体封装件。
[0005]根据示例实施例的一个方面，半导体封装件包括：封装件基底，具有第一表面、与第一表面背对且具有凹部的第二表面以及具有相对于第一表面倾斜的侧表面的通孔，并且通孔的穿过第一表面限定的第一开口的第一直径小于通孔的穿过凹部的底表面限定的第二开口的第二直径；多个第一半导体芯片，设置在第一表面上；第二半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：封装件基底，具有第一表面、与所述第一表面背对且具有凹部的第二表面以及具有相对于所述第一表面倾斜的侧表面的通孔，所述通孔的穿过所述第一表面限定的第一开口的第一直径小于所述通孔的穿过所述凹部的底表面限定的第二开口的第二直径；多个第一半导体芯片，设置在所述第一表面上；第二半导体芯片，设置在所述底表面上；以及模制部，设置在所述通孔中，并且覆盖所述多个第一半导体芯片和所述第二半导体芯片，其中，所述多个第一半导体芯片中的每个包括存储器芯片，并且所述第二半导体芯片包括应用处理器。2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括设置在所述第二半导体芯片上的重新分布层，其中，所述第二半导体芯片置于所述重新分布层与所述第一表面之间。3.根据权利要求1所述的半导体封装件，其中，所述封装件基底包括无源元件。4.根据权利要求1所述的半导体封装件，其中，所述凹部与所述多个第一半导体芯片叠置。5.根据权利要求1所述的半导体封装件，其中，所述凹部是来自所述第二表面的多个凹部之中的一个凹部，其中，所述第二半导体芯片是来自多个第二半导体芯片之中的一个第二半导体芯片，并且其中，所述多个第二半导体芯片分别设置在所述多个凹部上。6.根据权利要求5所述的半导体封装件，其中，所述多个凹部中的每个与所述多个第一半导体芯片叠置。7.根据权利要求1所述的半导体封装件，其中，所述第二半导体芯片是来自多个第二半导体芯片之中的一个第二半导体芯片，并且其中，所述多个第二半导体芯片设置在所述凹部上。8.根据权利要求1所述的半导体封装件，其中，多个连接垫设置在所述底表面上，其中，所述第二半导体芯片包括电连接到所述多个连接垫的多个芯片垫，并且其中，所述多个芯片垫不与所述通孔叠置。9.根据权利要求1所述的半导体封装件，其中，所述通孔是来自设置在所述封装件基底中的多个通孔之中的一个通孔，并且其中，所述多个通孔彼此相对地设置在所述底表面的外围区域中。10.根据权利要求1所述的半导体封装件，其中，所述凹部是来自设置在所述第二表面中的多个凹部之中的一个凹部，其中，所述第二半导体芯片是来自多个第二半导体芯片之中的一个第二半导体芯片，并且其中，所述多个凹部的数量与所述多个第二半导体芯片的数量对应。11.根据权...

【专利技术属性】
技术研发人员：安皙根，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：