电子封装件及其承载结构与制法制造技术

一种电子封装件及其承载结构与制法，其中一种承载结构，其在配置有线路层的绝缘板体中形成间隔部，且该间隔部未电性连接该线路层，以经由该间隔部的设计断开该绝缘板体，使该绝缘板体的结构应力不会连续集中在该绝缘板体的硬材处，所以可避免翘曲的问题。所以可避免翘曲的问题。所以可避免翘曲的问题。

【技术实现步骤摘要】
电子封装件及其承载结构与制法


[0001]本专利技术有关一种半导体封装结构，特别是一种电子封装件及其承载结构与制法。

技术介绍

[0002]现有半导体封装件1，如图1所示，先将一半导体芯片11以其作用面11a利用覆晶接合方式(即通过导电凸块110与底胶111)设在一封装基板10上，再将一散热件13以其顶片130经由TIM层12(其包含焊锡层与助焊剂)回焊结合在该半导体芯片11的非作用面11b上，且该散热件13的支撑脚131通过粘着层14架设在该封装基板10上，以供该半导体芯片11所产生的热能经由该非作用面11b、TIM层12而传导至该散热件13的顶片130以散热至该半导体封装件1的外部。
[0003]但是，现有半导体封装件1中，因该封装基板10的材料特性，而在封装制程的热处理期间(thermal cycle)，容易因热胀冷缩的现象而造成该封装基板10变形，致使该封装基板10发生翘曲(warpage)的问题，导致所述导电凸块110无法有效或精确接合在该封装基板10上。
[0004]另外，随着科技的演进，电子产品需求趋势朝向异质整合迈进，多芯片封装结构(MCM/MCP)兴起，其将多颗半导体芯片封装成一颗半导体芯片的特性，使其具有较多的I/O数，且可以大幅增加处理器的运算能力，减少信号传递的延迟时间，以应用在高密度线路/高传输速度/高叠层数/大尺寸设计的高阶产品，然而，产品功能的多元化使封装结构更加复杂，而复杂的结构在更小的体积内实现，这就导致结构变得更加脆弱，当封装结构发生翘曲或者其它形变时，更加容易发生失效，此外，因其多芯片集成在一基板的结构特色，随着市场规格需求日新月变，其整体封装结构尺寸也随之越做越大，使得因翘曲所导致的脱层、球裂及芯片崩裂等问题日益严重。
[0005]因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的难题。

技术实现思路

[0006]鉴于上述现有技术的缺陷，本专利技术提供一种承载结构及其制法，以有效避免或降低翘曲的问题。
[0007]本专利技术的承载结构包括：绝缘板体；线路层，其设在该绝缘板体上；以及第一间隔部，其设在该绝缘板体中而未电性连接该线路层。
[0008]本专利技术也提供一种承载结构的制法，其包括：提供一基材；形成凹部在该基材中；形成金属层在该基材上以遮盖该凹部，使该凹部作为间隔部；以及经由该金属层形成线路层，且该间隔部未电性连接该线路层。
[0009]前述的承载结构及其制法中，该基材包含核心层，其具有绝缘芯部，且该间隔部贯穿该绝缘芯部。例如，该核心层还具有至少一形成在该绝缘芯部上的绝缘部。进一步，该绝缘部经由加压加温制程以形成在该间隔部中。
[0010]前述的承载结构及其制法中，该基材定义有置晶区及围绕该置晶区周围的外围
区，以令该间隔部位在该外围区上。例如，该间隔部位在该外围区的轮廓边缘及/或轮廓角落上。或者，该外围区定义有底胶边界线，以将该外围区分为邻接该置晶区的第一区域与最外侧的第二区域。进一步，该间隔部位在该外围区的第一区域及/或第二区域上。
[0011]前述的承载结构及其制法中，该间隔部为沟槽、孔洞或其组合。
[0012]前述的承载结构及其制法中，该间隔部的轮廓呈直线状、曲线状、波浪状、锯齿状或其组合。
[0013]本专利技术更提供一种电子封装件，其包括：前述的承载结构；电子元件，其设在该承载结构上且电性连接该线路层；以及散热件，其设在该承载结构上，其中，该散热件具有第二间隔部。
[0014]前述的电子封装件中，该散热件包含有一结合该电子元件的散热体，且该第二间隔部位在该散热体结合该电子元件的一侧。例如，该第二间隔部位在该散热体结合该电子元件的区域以外。
[0015]前述的电子封装件中，该第二间隔部为沟槽、孔洞或其组合。
[0016]前述的电子封装件中，该第二间隔部的轮廓呈直线状、曲线状、波浪状、锯齿状或其组合。
[0017]由上可知，本专利技术的电子封装件及其承载结构与制法，主要经由该间隔部的设计，以破坏(或断开)该绝缘板体或该基材，使该绝缘板体或该基材的结构应力不会连续集中在该绝缘板体或该基材的材料较硬处，所以相较现有技术，本专利技术的承载结构可避免或降低翘曲的问题。
[0018]另外，该间隔部中填充软质胶材(即该绝缘体)，不仅可吸收该绝缘板体或该基材的硬质材的应力释放，且可吸收在后续的高温制程所造成的热形变。
附图说明
[0019]图1为现有半导体封装件的剖视示意图。
[0020]图2A至2E为本专利技术的承载结构的制法的剖视示意图。
[0021]图2A
’
为图2A的整体上视示意图。
[0022]图2B
’
为图2B的整体上视示意图。
[0023]图2C
’
及2C”为图2C的不同实施方式示意图。
[0024]图2E
’
及2E”为图2E的不同实施方式示意图。
[0025]图2F及2F
’
为图2E的绝缘板体的整体上视示意图。
[0026]图3A及3A
’
为图2E的后续制程的不同实施例的剖视示意图。
[0027]图3B为本专利技术的电子封装件的剖视示意图。
[0028]图3B
’
及3B”为图3B的不同实施例的局部上视示意图。
[0029]图4A及4B为图3B的第一实施例的不同处的局部上视图。
[0030]图5A及5B为图3B的第二实施例的不同处的局部上视图。
[0031]图6A及6B为图3B的第三实施例的不同处的局部上视图。
[0032]附图标记说明
[0033]1 半导体封装件
ꢀꢀꢀꢀꢀꢀꢀꢀ
10 封装基板
[0034]11 半导体芯片
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
11a,31a 作用面
[0035]11b,31b 非作用面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110,310 导电凸块
[0036]111,311 底胶
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12 TIM层
[0037]13,33,43,53,63 散热件
ꢀꢀꢀꢀꢀ
130 顶片
[0038]131,331 支撑脚
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
14 粘着层
[0039]2,2
’
,2”,4,5,6 承载结构
ꢀꢀꢀꢀ
2a 基材
[0040]2b 绝缘板体
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20 核心层
[0041]200 绝缘芯部
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
201 第一金属层
[0042]202 第二金属层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
203 绝缘体
[0043]203
’
,203
”ꢀ
中空部
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
...

【技术保护点】

【技术特征摘要】
1.一种承载结构，其特征在于，包括：绝缘板体；线路层，其设在该绝缘板体上；以及第一间隔部，其设在该绝缘板体中且未电性连接该线路层。2.根据权利要求1所述的承载结构，其特征在于，该绝缘板体包含核心层，其具有绝缘芯部，且该第一间隔部贯穿该绝缘芯部。3.根据权利要求2所述的承载结构，其特征在于，该核心层还具有至少一形成在该绝缘芯部上的绝缘部。4.根据权利要求3所述的承载结构，其特征在于，该绝缘部还形成在该第一间隔部中。5.根据权利要求1所述的承载结构，其特征在于，该绝缘板体定义有置晶区及围绕该置晶区周围的外围区，且令该第一间隔部位在该外围区。6.根据权利要求5所述的承载结构，其特征在于，该第一间隔部位在该外围区的轮廓边缘及/或轮廓角落上。7.根据权利要求5所述的承载结构，其特征在于，该外围区定义有底胶边界线，以将该外围区分为邻接该置晶区的第一区域与最外侧的第二区域。8.根据权利要求7所述的承载结构，其特征在于，该第一间隔部位在该外围区的第一区域及/或第二区域上。9.根据权利要求1所述的承载结构，其特征在于，该第一间隔部为沟槽、孔洞或其组合。10.根据权利要求1所述的承载结构，其特征在于，该第一间隔部的轮廓呈直线状、曲线状、波浪状、锯齿状或其组合。11.一种承载结构的制法，其特征在于，包括下列步骤：提供一基材；形成凹部在该基材中；形成金属层在该基材上以遮盖该凹部，并令该凹部作为间隔部；以及经由该金属层形成线路层，且该间隔部未电性连接该线路层。12.根据权利要求11所述的承载结构的制法，其特征在于，该基材包含核心层，其具有绝缘芯部，且该间隔部贯穿该绝缘芯部。13.根据权利要求12所述的承载结构的制法，其特征在于，该核心层还具有至少一形...

【专利技术属性】
技术研发人员：黄玉龙，郑子企，林长甫，许元鸿，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：