一种芯片角落封装电路制造技术

本实用新型专利技术提供了一种芯片角落封装电路，其包括：包括多个接地单元，多个IO单元和多个电源单元，其特征在于，还包括：一用于封装的引线框架芯片基岛；接地单元、IO单元和电源单元依次间隔设置，并通过四个总线连接；所述芯片位于引线框架芯片基岛之上，所述芯片角落的接地单元通过金属打线与引线框架芯片基岛连接；芯片的封装接地引脚通过金属打线与所述引线框架芯片基岛连接。本实用新型专利技术实现共地封装的设计效果，提高封装后整体产品的电可靠性。提高封装后整体产品的电可靠性。提高封装后整体产品的电可靠性。

【技术实现步骤摘要】
一种芯片角落封装电路


[0001]本技术涉及半导体
，尤指一种芯片角落封装电路。

技术介绍

[0002]芯片随着制造的演进，元件的尺寸已缩减到深亚微米阶段。在传统的芯片设计中，出于产品ESD等可靠性因素的考虑，往往将芯片输入输出的IO Cell，设计成芯片最外层的一个环状IO ring。
[0003]传统的芯片设计中，IO ring的结构如图1所示，其中芯片4个角落的corner cell，将芯片IO ring的4条边上的各种类型的IO cell，包括电源cell和接地cell连接起来，使得IO ring中各cell的电源和地线构成了一个闭合的环形。除此之外，corner cell并不参与IO的其他功能，其所占据的四个角落的面积，并未得到充分利用。图2显示的是传统的IO corner cell的设计，其中并无电路器件，图3是传统的IO corner cell的版图示意图，显示了传统的IO corner cell将芯片IO环中的pre-driver电源和地(VDD和VSS)以及post-driver电源和地(VDDIO和VSSIO)的4根bus连接贯通。另外，如图4所示的封装打线示例，图中的细圆圈框选中的线条是电源的打线，未使用圆圈框选中的线条是地的打线，加粗圆圈框选中的线条是各个信号的打线，从图4中可以看出，地线封装有两处，合计四个ground cell被封装打线引到封装引脚。采用这种封装方式布线，虽然简易直接，但整体产品的电可靠性较低。

技术实现思路

[0004]本技术的目的是提供一种芯片角落封装电路，实现共地封装的设计效果，提高封装后整体产品的电可靠性。
[0005]本技术提供的技术方案如下：
[0006]本技术提供一种芯片角落封装电路，包括多个接地单元，多个IO单元和多个电源单元，还包括：一用于封装的引线框架芯片基岛；
[0007]接地单元、IO单元和电源单元依次间隔设置，并通过四个总线连接；
[0008]所述芯片位于引线框架芯片基岛之上，所述芯片的接地单元通过金属打线与引线框架芯片基岛连接；
[0009]芯片的封装接地引脚通过金属打线与所述引线框架芯片基岛连接。
[0010]本技术还提供一种芯片角落封装电路，包括多个IO单元和多个电源单元，还包括：一用于封装的引线框架芯片基岛和多个拐角接地单元；
[0011]多个拐角接地单元分别设置于芯片的各角落，且多个拐角接地单元通过四条总线首尾相连；
[0012]相连两个拐角接地单元之间设有多个IO单元和多个电源单元，多个IO单元和多个电源单元通过四条总线相连；
[0013]所述芯片位于引线框架芯片基岛之上，所述芯片角落的接地单元通过金属打线与
引线框架芯片基岛连接；
[0014]芯片的封装接地引脚通过金属打线与所述引线框架芯片基岛连接。
[0015]进一步的，所述拐角接地单元包括：内核接地子单元；
[0016]所述内核接地子单元包括第一接合焊盘，所述第一接合焊盘通过内核接地总线依次与各电源单元和IO单元连接。
[0017]进一步的，所述拐角接地单元包括：IO接地子单元；
[0018]所述IO接地子单元包括第二接合焊盘，所述第二接合焊盘通过IO接地总线依次与各电源单元和IO单元连接。
[0019]进一步的，所述拐角接地单元设有用于泄放静电的静电放电钳位子单元。
[0020]本技术还提供一种芯片角落封装电路，包括多个接地单元，多个IO单元和多个电源单元，还包括：一用于封装的引线框架芯片基岛和多个拐角接地单元；
[0021]多个拐角接地单元分别设置于芯片的各角落，且多个拐角接地单元通过四条总线首尾相连；
[0022]相连两个拐角接地单元之间设有多个接地单元，多个IO单元和多个电源单元，多个接地单元，多个IO单元和多个电源单元通过四条总线相连；
[0023]所述芯片位于引线框架芯片基岛之上，所述芯片角落的接地单元通过金属打线与引线框架芯片基岛连接；
[0024]芯片的封装接地引脚通过金属打线与所述引线框架芯片基岛连接。
[0025]进一步的，所述拐角接地单元包括：内核接地子单元；
[0026]所述内核接地子单元包括第一接合焊盘，所述第一接合焊盘通过内核接地总线依次与各电源单元、各接地单元和IO单元连接。
[0027]进一步的，所述拐角接地单元包括：IO接地子单元；
[0028]所述IO接地子单元包括第二接合焊盘，所述第二接合焊盘通过IO接地总线依次与各电源单元、各接地单元和IO单元连接。
[0029]进一步的，所述拐角接地单元设有用于泄放静电的静电放电钳位子单元。
[0030]通过本技术提供的一种芯片角落封装电路，能够实现共地封装的设计效果，提高封装后整体产品的电可靠性。
附图说明
[0031]下面将以明确易懂的方式，结合附图说明优选实施方式，对一种芯片角落封装电路的上述特性、技术特征、优点及其实现方式予以进一步说明。
[0032]图1是传统芯片的Corner Cell以及IO ring的结构示意图；
[0033]图2是传统芯片的Corner Cell结构示意图，其内部无电路器件；
[0034]图3是传统芯片的Corner Cell的版图结构示意图；
[0035]图4是传统芯片的封装打线示意图；
[0036]图5是在使用传统Corner Cell的情况下，利用引线框架芯片基岛作为common ground封装打线的示意图；
[0037]图6是本技术一种芯片角落设有corner ground pad cell的电路结构示意图；
[0038]图7是本技术采用了角落corner ground pad cell并将其ground pad连接到引线框架芯片基岛common ground的封装示例；
[0039]图8是本技术另一种芯片角落设有corner ground pad cell的电路结构示意图；
[0040]图9是本技术采用了角落corner groundpad cell并将其与芯片的其他接地单元一起连接到引线框架芯片基岛common ground的封装示例；
[0041]图10是本技术一种芯片角落设有Corner VSS Cell的版图示意图；
[0042]图11是本技术一种芯片角落设有Corner VSSIO Cell的版图示意图。
具体实施方式
[0043]以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
[0044]应当理解，当在本说明书和所附权利要求本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片角落封装电路，包括多个接地单元，多个IO单元和多个电源单元，其特征在于，还包括：一用于封装的引线框架芯片基岛；接地单元、IO单元和电源单元依次间隔设置，并通过四个总线连接；所述芯片位于引线框架芯片基岛之上，所述芯片的接地单元通过金属打线与引线框架芯片基岛连接；芯片的封装接地引脚通过金属打线与所述引线框架芯片基岛连接。2.一种芯片角落封装电路，包括多个IO单元和多个电源单元，其特征在于，还包括：一用于封装的引线框架芯片基岛和芯片上多个拐角接地单元；多个拐角接地单元分别设置于芯片的各角落，且多个拐角接地单元通过四条总线首尾相连；相连两个拐角接地单元之间设有多个IO单元和多个电源单元，多个IO单元和多个电源单元通过四条总线相连；所述芯片位于引线框架芯片基岛之上，所述芯片角落的接地单元通过金属打线与引线框架芯片基岛连接；芯片的封装接地引脚通过金属打线与所述引线框架芯片基岛连接。3.根据权利要求2所述的芯片角落封装电路，其特征在于，所述拐角接地单元包括：内核接地子单元；所述内核接地子单元包括第一接合焊盘，所述第一接合焊盘通过内核接地总线依次与各电源单元和IO单元连接。4.根据权利要求2所述的芯片角落封装电路，其特征在于，所述拐角接地单元包括：IO接地子单元；所述IO接地子单元包括第二接合焊盘，所述第二接合焊盘通过IO接地总线依次与各电源单元和IO单元连接...

【专利技术属性】
技术研发人员：蒋醒元，田世甦，吴忠洁，
申请(专利权)人：上海灵动微电子股份有限公司，
类型：新型
国别省市：