一种芯片静电防护电路、集成电路及用电设备制造技术

本申请公开了一种芯片静电防护电路、集成电路及用电设备。该芯片静电防护电路包括：芯片和尖峰电路；所述芯片的电源引脚与电源连接，所述芯片的接地引脚与地连接；所述尖峰电路包括第一覆铜块和第二覆铜块，所述第一覆铜块与所述芯片的电源引脚连接，所述第二覆铜块与所述芯片的接地引脚连接。在芯片的电源引脚和接地引脚之间连接有尖峰电路，使得芯片在遭受静电放电时，静电首先经过尖峰电路，通过尖峰电路中的两个覆铜块进行放电，产生拉弧、发光，以消耗静电能量，有助于避免、减少静电电流流入到芯片内部导致芯片损坏、工作异常的情况发生，还有助于避免、降低静电放电产生电磁场干扰芯片工作的情况发生，提高芯片的电磁抗干扰能力。扰能力。扰能力。

【技术实现步骤摘要】
一种芯片静电防护电路、集成电路及用电设备


[0001]本申请涉及电路保护
，尤其涉及一种芯片静电防护电路、集成电路及用电设备。

技术介绍

[0002]随着集成电路的发展，芯片采用先进的工艺，性能越来越好。然而这些先进的工艺削弱了芯片对静电放电的承受能力，同时人们对于芯片静电释放(Electro-Static discharge，ESD)的防护要求也越来越高。
[0003]目前芯片对静电放电的防护器件主要有二极管、电阻、双极型晶体管，但因为静电放电时间短，能量大，往往对电路产生瞬间的冲击，常导致电路中各防护器件的损坏，若较大的静电电流流入芯片，则可能造成芯片内部损坏。同时，伴随静电放电，在一定范围内还可能会产生较强的电磁场，干扰芯片的正常运行。
[0004]因此，如何提供芯片对静电放电的防护能力，是目前行业内亟待解决的问题。

技术实现思路

[0005]本申请实施例提供一种芯片静电防护电路、集成电路及用电设备，用于解决芯片因静电放电可能导致芯片损坏、工作异常的问题。
[0006]第一方面，本申请实施例提供一种芯片静电防护电路，包括：芯片和尖峰电路；
[0007]所述芯片的电源引脚与电源连接，所述芯片的接地引脚与地连接；
[0008]所述尖峰电路包括第一覆铜块和第二覆铜块，所述第一覆铜块与所述芯片的电源引脚连接，所述第二覆铜块与所述芯片的接地引脚连接。
[0009]在一种可能的实现方式中，上述芯片静电防护电路还包括：去耦电容；
[0010]所述去耦电容的两端分别与所述芯片的电源引脚、接地引脚连接。
[0011]在一种可能的实现方式中，所述去耦电容的电容值为0.1uf
±
10％。
[0012]在一种可能的实现方式中，所述第一覆铜块和所述第二覆铜块均为三角形；
[0013]在一种可能的实现方式中，所述第一覆铜块和所述第二覆铜块的顶角相对。
[0014]在一种可能的实现方式中，所述第一覆铜块和所述第二覆铜块相对的顶角之间距离1mm。
[0015]在一种可能的实现方式中，上述芯片静电防护电路还包括：接地环路；
[0016]所述接地环路围绕所述芯片的内核设置，并与所述芯片的接地引脚连接。
[0017]在一种可能的实现方式中，所述接地环路为合金制成。
[0018]第二方面，本申请实施例提供一种集成电路，包括：如第一方面任一项实现方式所述的芯片静电防护电路。
[0019]第三方面，本申请实施例提供一种用电设备，包括：如第二方面所述的集成电路。
[0020]在本申请上述实施例中，在芯片的电源引脚和接地引脚之间连接有尖峰电路，该尖峰电路包括两个覆铜块，使得芯片在遭受静电放电时，静电首先经过尖峰电路，通过尖峰
电路中的两个覆铜块进行放电，产生拉弧、发光，以消耗静电能量，有助于避免、减少静电电流流入到芯片内部导致芯片损坏、工作异常的情况发生，还有助于避免、降低静电放电产生电磁场干扰芯片工作的情况发生，提高芯片的电磁抗干扰能力。通过优化电路布线实现静电防护，在提高其静电防护能力之余且没有增加成本。
附图说明
[0021]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022]图1为本申请实施例提供的一种芯片静电防护电路的结构示意图之一；
[0023]图2为本申请实施例提供的一种芯片静电防护电路的结构示意图之二；
[0024]图3为本申请实施例提供的一种芯片静电防护电路的结构示意图之三。
具体实施方式
[0025]为使本申请的目的、技术方案和优点更加清楚，下面将对本申请的技术方案进行详细的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本申请所保护的范围。
[0026]在干燥环境下，人体、物体接触芯片均有可能产生静电放电的现象，此外，在针对芯片静电放电测试时，芯片也会遭受静电放电。
[0027]目前，芯片对静电放电的防护器件主要包括二极管、电阻、双极型晶体管。然而，电阻在高频干扰信号大电流时容易损坏，另外会增大干扰释放途径上的阻抗，干扰电压无法消除；二极管正向导通特性，瞬态干扰电压高于其启动电压时，无法反向导通，与地(GND)形成回路释放；双极型晶体管需要低电压触发，且导通速度慢，干扰传导率较高。可见，目前的静电防护器件的防护作用并不能满足对芯片静电防护的需求。
[0028]因此，为了避免静电电流流入到芯片内部导致芯片损坏、静电放电产生电磁场干扰芯片正常工作的情况发生，本申请实施例提供一种芯片静电防护电路、集成电路及用电设备。
[0029]参见图1，本申请实施例提供的芯片静电防护电路，如图所示，该电路可以包括：芯片10和尖峰电路20。
[0030]芯片10的电源引脚与电源(Vcc)连接，芯片10的接地引脚与地连接。
[0031]常见的芯片电源引脚包括5V、3.3V等，本申请实施例对芯片电源引脚的类型进行限定。
[0032]尖峰20电路包括第一覆铜块21和第二覆铜块22，其中，第一覆铜块21与芯片10的电源引脚连接，第二覆铜块22与芯片10的接地引脚连接。
[0033]第一覆铜块21和第二覆铜块22可以均为裸露的覆铜块，固定在印制电路板的表面。
[0034]芯片10在遭受静电放电时，第一覆铜块21和第二覆铜块22之间会产生拉弧、发光，
以消耗静电能量，从而避免、减少静电电流流入到芯片10中，同时由于消耗了静电能量，也避免或降低静电所产生的电磁干扰。
[0035]在一种可能的实现方式中，上述第一覆铜块21和第二覆铜块22可以分别设置为三角形，从而使得在静电通过尖峰电路20时，第一覆铜块21和第二覆铜块22之间容易产生拉弧、发光等现象。
[0036]可选的，在第一覆铜块21和第二覆铜块22均为三角形时，可以采用以顶角对顶角的方式排布，即，第一覆铜块21的一个顶角与第二覆铜块22一个顶角相对，使得拉弧、发光等现象更加容易产生，避免静电流入芯片10中。
[0037]在在一些具体实施例中，第一覆铜块21的一个顶角与第二覆铜块22一个顶角相对，并将两个相对的顶角之间距离设置在1mm左右。若第一覆铜块21和第二覆铜块22之间的间距过大，产生拉弧、发光等现象的可能性较小，起不到尖峰放电的作用；若第一覆铜块21和第二覆铜块22之间的间距过小，则容易造成短路及出现火花现象，构成对芯片10的安全隐患。
[0038]为了进一步降低静电放电对芯片10的危害，上述芯片静电防护电路还可以设置有去耦电容。去耦电容能够提高瞬态电流的响本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片静电防护电路，其特征在于，包括：芯片和尖峰电路；所述芯片的电源引脚与电源连接，所述芯片的接地引脚与地连接；所述尖峰电路包括第一覆铜块和第二覆铜块，所述第一覆铜块与所述芯片的电源引脚连接，所述第二覆铜块与所述芯片的接地引脚连接。2.根据权利要求1所述的芯片静电防护电路，其特征在于，还包括：去耦电容；所述去耦电容的两端分别与所述芯片的电源引脚、接地引脚连接。3.根据权利要求2所述的芯片静电防护电路，其特征在于，所述去耦电容的电容值为0.1uf
±
10％。4.根据权利要求1所述的芯片静电防护电路，其特征在于，所述第一覆铜块和所述第二覆铜块均...

【专利技术属性】
技术研发人员：曾子雄，廖常浩，吴洪清，祝慧，
申请(专利权)人：珠海格力电器股份有限公司，
类型：新型
国别省市：