半导体装置、电容器结构及其形成方法制造方法及图纸

本发明专利技术的实施例涉及包括底部电极和介电结构的装置。介电结构包括位于底部电极上的第一介电层，并且第一介电层具有第一厚度。该装置还包括位于第一介电层上的阻挡层和位于阻挡层上的第二介电层。第二介电层具有小于第一厚度的第二厚度。该装置还包括位于介电结构上方的顶部电极。本发明专利技术的实施例还涉及半导体装置、电容器结构及其形成方法。电容器结构及其形成方法。电容器结构及其形成方法。

【技术实现步骤摘要】
半导体装置、电容器结构及其形成方法


[0001]本专利技术的实施例涉及半导体装置、电容器结构及其形成方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数级增长。IC材料和设计的技术进步已经产生了多代IC，其中每一代都具有比上一代更小和更复杂的电路。在IC发展的过程中，功能密度(例如，每芯片面积的互连器件的数量)通常已经增加，而几何尺寸(例如，可以使用制造工艺产生的最小的部件或线)已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供收益。

技术实现思路

[0003]本专利技术的实施例提供了一种半导体装置，包括：底部电极；介电结构，包括：第一介电层，位于所述底部电极上，所述第一介电层具有第一厚度；阻挡层，位于所述第一介电层上；和第二介电层，位于所述阻挡层上，所述第二介电层具有小于所述第一厚度的第二厚度；以及顶部电极，位于所述介电结构上方。
[0004]本专利技术的另一实施例提供了一种电容器结构，包括：电容器底部电极；电容器介电结构，包括：第一介电层，位于所述电容器底部电极上，所述第一介电层具有第一厚度；第一阻挡层，位于所述第一介电层上；第二介电层，位于所述第一阻挡层上，所述第二介电层具有小于所述第一厚度的第二厚度；第二阻挡层，位于所述第二介电层上；电容器顶部电极，位于所述电容器介电结构上方；层间介电层，形成在所述电容器介电结构和所述电容器顶部电极上；第一接触件，位于所述层间电介质中并且电耦合到所述电容器顶部电极；以及第二接触件，位于所述层间电介质中并且电耦合到所述电容器底部电极。
[0005]本专利技术的又一实施例提供了一种形成电容器结构的方法，包括：形成电容器底部电极；在所述电容器底部电极上沉积第一介电层；将所述第一介电层的部分转化为第一富氧层；在所述第一富氧层上沉积第二介电层；将所述第二介电层的部分转化为第二富氧层；在所述第二富氧层上沉积电容器顶部电极材料；以及去除所述电容器顶部电极材料的部分、所述第二富氧层的部分和所述第二介电层的部分。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1是根据一些实施例的结合具有高击穿电压的MIM电容器的半导体器件100的截面图。
[0008]图2是根据一些实施例的用于形成MIM电容器的方法的流程图。
[0009]图3至图9是根据一些实施例的半导体结构的截面图。
具体实施方式
[0010]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0011]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
[0012]如本文中所使用的首字母缩写词“FET”是指场效应晶体管。FET的示例是金属氧化物半导体场效应晶体管(MOSFET)。MOSFET可以是例如(i)在诸如半导体晶圆的衬底的平坦表面中和上构建的平坦结构，或者(ii)利用垂直结构构建的平坦结构。
[0013]术语“FinFET”是指形成在相对于晶圆的平坦表面垂直取向的鳍上方的FET。
[0014]“S/D”是指形成FET的两个端子的源极和/或漏极结。
[0015]如本文所用，术语“垂直”是指名义上垂直于衬底的表面。
[0016]本文使用的术语“标称”是指在产品或工艺的设计阶段设置的，用于组件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值。值的范围通常是由于制造工艺或公差的微小变化所致。
[0017]在一些实施例中，术语“约”和“基本上”可以表示给定数量的值，该给定数量的值在例如该值的5％之内变化(例如，值的
±
1％、
±
2％、
±
3％、
±
4％、
±
5％)。
[0018]术语“垂直方向”和“水平方向”分别是指如本文附图中所示的z方向和x方向。
[0019]电容器是在半导体器件中用于存储电荷的元件。电容器用在例如滤波器、模数转换器、存储器器件、控制应用以及许多其他类型的半导体器件中。一种类型的电容器是金属-绝缘体-金属(MIM)电容器。MIM电容器可以由两个平行的导电板和夹在其间的介电层形成。MIM电容器可用作内置于芯片中的去耦电容器，以防止电源中的电压尖峰，诸如在最初为芯片供电时或在激活芯片的各个组件时。由于电源无法立即响应此类电源需求的变化，因此芯片的电源电压可能会短暂变化，直到电源可以响应并稳定电压为止。在此瞬态时间内可能会出现电压尖峰。去耦电容器可以抑制这些电压尖峰。使用具有更高电容的去耦电容器可以提高尖峰抑制性能。在芯片制造工艺中，可以在芯片封装件期间或之后将去耦电容器集成到生产线的后端。去耦电容器可以集成到三维(“3D”)IC封装中，诸如衬底上晶圆上芯片(CoWoS)芯片封装件或集成扇出(InFO)芯片封装件。作为CoWoS和InFO芯片封装件的中介层的一部分形成的去耦电容器可以具有MIM结构，该结构包括高介电常数(high-k)绝缘体(例如，介电常数高于3.9)。MIM电容器也可用于射频器件或结合混合信号的器件。
[0020]IC封装的发展使得可以将多个IC垂直堆叠在3D封装中，以节省印刷电路板(PCB)
上的水平区域。另一种被称为“2.5D封装”的封装技术可以使用中介层结构，该中介层结构可以由诸如硅的半导体材料形成，用于将一个或多个半导体管芯耦合至PCB。可以结合异构技术的IC或其他半导体管芯可以安装在中介层上。除了与IC管芯连接外，中介层还可以与PCB以及设置在PCB和中介层之间的封装衬底连接。
[0021]然而，MIM电容器容易漏电和电击穿。例如，当电容器两端施加的电压超过某个电压阈值时，两个电容器电极之间的电场超过其电场强度极限，并且电容器电极之间的介电层变为导电的。此特定电压阈值称为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：底部电极；介电结构，所述介电层包括：第一介电层，位于所述底部电极上，所述第一介电层具有第一厚度；阻挡层，位于所述第一介电层上；和第二介电层，位于所述阻挡层上，所述第二介电层具有小于所述第一厚度的第二厚度；以及顶部电极，位于所述介电结构上方。2.根据权利要求1所述的半导体装置，其中，所述第二厚度与所述第一厚度的比率在1.5和3之间。3.根据权利要求1所述的半导体装置，其中，所述第二介电层包括倾斜侧壁，并且其中，所述倾斜侧壁与水平方向之间的角度在70
°
和89
°
之间。4.根据权利要求3所述的半导体装置，其中，所述第二介电层包括邻接所述倾斜侧壁的平坦部分。5.根据权利要求1所述的半导体装置，其中，所述阻挡层包括富氧氮化硅材料。6.根据权利要求5所述的半导体装置，其中，所述阻挡层的氧原子浓度比所述第一介电层大5％。7.根据权利要求1所述的半导体装置，其中，所述阻挡层包括氮氧化硅。8.根据权利要求1所述的半导体装置，还包括位于所述第二介电层和...

【专利技术属性】
技术研发人员：陈伟庭，蔡宗翰，庄坤苍，王柏仁，陈英豪，黄坚诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：