双大马士革工艺方法技术

本发明专利技术公开了一种双大马士革工艺方法，包括：步骤一、在半导体衬底上依次形成第一层间膜、沟槽刻蚀停止层和第二层间膜，进行选择性刻蚀形成通孔的开口；步骤二、旋涂形成TEOS层并进行固化；步骤三、在所述TEOS层表面旋涂形成BARC层；步骤四、进行回刻工艺形成由通孔的开口中的TEOS层组成的顶部表面高度一致的光阻塞保护层；步骤五、形成光刻胶图形将沟槽形成区域打开；步骤六、以光刻胶图形为掩膜以及以沟槽刻蚀停止层为停止层对第二层间膜进行刻蚀形成沟槽；步骤七、去除光刻胶图形和光阻塞保护层。本发明专利技术能提高光阻塞保护层的高度均一性，提高沟槽刻蚀工艺窗口，防止产生金属铜损伤，特别是能防止深度较深的顶层铜损伤。特别是能防止深度较深的顶层铜损伤。特别是能防止深度较深的顶层铜损伤。

【技术实现步骤摘要】
双大马士革工艺方法


[0001]本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种双大马士革(Dual Damsecene,DD)工艺方法。

技术介绍

[0002]如图1A至图1F所示，是现有双大马士革工艺方法的各步骤中的结构图。现有双大马士革工艺方法包括如下步骤：
[0003]步骤一、如图1A所示，提供一半导体衬底(未显示)，在所述半导体衬底上依次形成第一层间膜103、沟槽刻蚀停止层104和第二层间膜105。
[0004]通常，在所述第一层间膜103的底部表面和所述半导体衬底的顶部表面之间还形成底层金属层连线101以及用于隔离所述底层金属层连线101的底层介质膜(未显示)。
[0005]在所述底层金属层连线101和所述底层介质膜的表面还形成有金属扩散阻挡层102。
[0006]如图1B所示，进行选择性刻蚀形成通孔(via)的开口106，所述通孔穿过所述第二层间膜105、所述沟槽刻蚀停止层104和所述第一层间膜103。
[0007]通常，所述通孔的开口106刻蚀停止在所述金属扩散阻挡层102中。
[0008]所述半导体衬底包括硅衬底。
[0009]所述底层金属层连线101的材料包括铜。
[0010]所述第一层间膜103的材料为二氧化硅。
[0011]所述第二层间膜105的材料为二氧化硅。
[0012]所述沟槽刻蚀停止层104的材料为氮化硅。
[0013]所述金属扩散阻挡层102的材料为氮化硅或者氮掺杂碳化硅。
[0014]步骤二、如图1C所示，沉积光阻塞保护层107，所述光阻塞保护层107将所述通孔的开口106完全填充并延伸到所述通孔的开口106外的所述第二层间膜105全部表面上。
[0015]所述光阻塞保护层107采用底部抗反射涂层(BARC)。
[0016]步骤三、如图1D所示，对所述光阻塞保护层107进行回刻，回刻后所述通孔的开口106外的所述第二层间膜105表面打开，所述通孔的开口106中的所述光阻塞保护层107的顶部表面低于所述通孔的开口106的顶部表面。
[0017]步骤四、如图1E所示，形成光刻胶图形108将沟槽形成区域打开，所述通孔的开口106位于所述沟槽形成区域中。
[0018]步骤五、如图1F所示，以所述光刻胶图形108为掩膜以及以所述沟槽刻蚀停止层104为停止层对所述第二层间膜105进行刻蚀形成沟槽9。
[0019]通常，所述沟槽刻蚀完成后还包括将残留在所述通孔的开口106底部的所述金属扩散阻挡层102去除的步骤。
[0020]步骤六、去除所述光刻胶图形108和所述光阻塞保护层107。
[0021]步骤七之后，还包括在所述沟槽和所述通孔的开口106中同时形成铜层，由填充于
所述通孔的开口106中的铜层组成所述通孔，由填充于所述沟槽中的铜层组成铜连线。
[0022]随着芯片技术的发展，工艺尺寸越来越小，其对于工艺的窗口也越来越窄。顶层金属电极(top metal)虽然比内部金属层(inter metal)的尺寸大许多，但其深度也越来越深，在形成Via后，BARC的填充均匀性难以得到保障。有研究者通过BARC的多次旋涂提高了BARC填充的均匀性，但依旧难以满足量产的要求。也即，现有工艺中，光阻塞保护层107是通过BARC涂布和回刻工艺实现，BARC的流动性不是很好，当所述通孔的开口106的深度较深时，BARC层无法实现将所述通孔的开口106均匀填充；而在BARC回刻后，也无法保证光阻塞保护层107的顶部表面高度均匀，这会减小沟槽刻蚀的工艺窗口，最后容易产生金属铜损伤；特别是采用现有工艺形成顶层金属电极时，由于顶层金属电极的深度较深，所需要刻蚀的所述第二层间膜105的厚度较厚，这使得容易在顶层金属电极中产生损伤。

技术实现思路

[0023]本专利技术所要解决的技术问题是提供一种双大马士革工艺方法，能提高光阻塞保护层的高度均一性，提高沟槽刻蚀工艺窗口，防止产生金属铜损伤。
[0024]为解决上述技术问题，本专利技术提供的双大马士革工艺方法包括如下步骤：
[0025]步骤一、提供一半导体衬底，在所述半导体衬底上依次形成第一层间膜、沟槽刻蚀停止层和第二层间膜，进行选择性刻蚀形成通孔的开口，所述通孔穿过所述第二层间膜、所述沟槽刻蚀停止层和所述第一层间膜。
[0026]步骤二、旋涂形成TEOS层并对所述TEOS层进行固化，所述TEOS层将所述通孔的开口完全填充并会延伸到所述通孔的开口外的所述第二层间膜的表面，TEOS的流动性使所述TEOS层具有平坦表面且实现对所述通孔的开口的均匀填充。
[0027]步骤三、在所述TEOS层表面旋涂形成BARC层。
[0028]步骤四、进行回刻工艺形成顶部表面高度一致的光阻塞保护层，所述回刻工艺将所述BARC层都去除以及将所述通孔的开口外的所述TEOS层都去除以及将所述通孔的开口中的所述TEOS层的顶部表面刻蚀到低于所述第二层间膜的顶部表面，所述光阻塞保护层由保留于所述通孔的开口中的所述TEOS层组成。
[0029]步骤五、形成光刻胶图形将沟槽形成区域打开，所述通孔的开口位于所述沟槽形成区域中。
[0030]步骤六、以所述光刻胶图形为掩膜以及以所述沟槽刻蚀停止层为停止层对所述第二层间膜进行刻蚀形成沟槽。
[0031]步骤七、去除所述光刻胶图形和所述光阻塞保护层。
[0032]进一步的改进是，步骤七之后，还包括在所述沟槽和所述通孔的开口中同时形成铜层，由填充于所述通孔的开口中的铜层组成所述通孔，由填充于所述沟槽中的铜层组成铜连线。
[0033]进一步的改进是，在所述第一层间膜的底部表面和所述半导体衬底的顶部表面之间还形成底层金属层连线以及用于隔离所述底层金属层连线的底层介质膜。
[0034]进一步的改进是，在所述底层金属层连线和所述底层介质膜的表面还形成有金属扩散阻挡层。
[0035]进一步的改进是，步骤一中，所述通孔的开口刻蚀停止在所述金属扩散阻挡层中；
[0036]步骤七中，去除所述光阻塞保护层后还包括将残留在所述通孔的开口底部的所述金属扩散阻挡层去除的步骤。
[0037]进一步的改进是，所述半导体衬底包括硅衬底。
[0038]进一步的改进是，所述底层金属层连线的材料包括铜。
[0039]进一步的改进是，所述第一层间膜的材料为二氧化硅。
[0040]进一步的改进是，所述第二层间膜的材料为二氧化硅。
[0041]进一步的改进是，所述沟槽刻蚀停止层的材料为氮化硅。
[0042]进一步的改进是，所述金属扩散阻挡层的材料为氮化硅或者氮掺杂碳化硅。
[0043]进一步的改进是，所述通孔为顶层通孔，所述沟槽为顶层沟槽。
[0044]进一步的改进是，所述半导体衬底上形成有半导体器件，所述半导体器件的技术节点包括32nm、28nm、22nm、20nm以及16nm以下。
[004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双大马士革工艺方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底上依次形成第一层间膜、沟槽刻蚀停止层和第二层间膜，进行选择性刻蚀形成通孔的开口，所述通孔穿过所述第二层间膜、所述沟槽刻蚀停止层和所述第一层间膜；步骤二、旋涂形成TEOS层并对所述TEOS层进行固化，所述TEOS层将所述通孔的开口完全填充并会延伸到所述通孔的开口外的所述第二层间膜的表面，TEOS的流动性使所述TEOS层具有平坦表面且实现对所述通孔的开口的均匀填充；步骤三、在所述TEOS层表面旋涂形成BARC层；步骤四、进行回刻工艺形成顶部表面高度一致的光阻塞保护层，所述回刻工艺将所述BARC层都去除以及将所述通孔的开口外的所述TEOS层都去除以及将所述通孔的开口中的所述TEOS层的顶部表面刻蚀到低于所述第二层间膜的顶部表面，所述光阻塞保护层由保留于所述通孔的开口中的所述TEOS层组成；步骤五、形成光刻胶图形将沟槽形成区域打开，所述通孔的开口位于所述沟槽形成区域中；步骤六、以所述光刻胶图形为掩膜以及以所述沟槽刻蚀停止层为停止层对所述第二层间膜进行刻蚀形成沟槽；步骤七、去除所述光刻胶图形和所述光阻塞保护层。2.如权利要求1所述的双大马士革工艺方法，其特征在于：步骤七之后，还包括在所述沟槽和所述通孔的开口中同时形成铜层，由填充于所述通孔的开口中的铜层组成所述通孔，由填充于所述沟槽中的铜层组成铜连线。3.如权利要求1所述的双大马士革工艺方法，其特征在于：在所述第一层间膜的底部表面和所述半导体衬底的顶部表面之间还形成底层金属层连线以及用于隔离所述底层金属层连线的底层介质膜。4.如权利要求3所述的双大马士革工艺方法，...

【专利技术属性】
技术研发人员：张驰，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：