半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底表面具有第一介质层；在所述第一介质层内形成第一开口，且所述第一开口底部暴露出部分基底表面；在所述第一开口内形成初始第一插塞；回刻蚀所述初始第一插塞，在所述第一介质层内形成凹槽和位于凹槽底部的第一插塞；在所述凹槽内形成第二插塞，且所述第一插塞的材料和第二插塞的材料不同；在所述第二插塞和第一介质层表面形成第二介质层；刻蚀部分所述第二介质层，在所述第二介质层内形成第二开口，且第二开口底部暴露出第二插塞的顶部表面；在所述第二开口内形成第三插塞，且所述第三插塞底部和第二插塞表面相接触。所述方法形成的半导体结构的性能较好。述方法形成的半导体结构的性能较好。述方法形成的半导体结构的性能较好。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。随着元件的尺寸要求越来越小，相应形成的导电结构的尺寸越来越小。
[0003]所述导电结构的形成方法为：提供半导体衬底；在半导体衬底上形成第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一插塞；形成所述第一插塞之后，在所述第一插塞表面和第一介质层表面形成第二介质层；在所述第二介质层内形成第二开口；形成所述第二开口之后，在所述第二开口内形成第二插塞。所述第一插塞和第二插塞构成导电结构。为了降低尺寸日益减小的导电结构的电阻，采用电阻率较小的材料形成所述导电结构。
[0004]然而，现有技术形成的半导体器件的性能有待提高。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
[0006]为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有第一介质层；在所述第一介质层内形成第一开口，且所述第一开口底部暴露出部分基底表面；在所述第一开口内形成初始第一插塞；回刻蚀所述初始第一插塞，在所述第一介质层内形成凹槽和位于凹槽底部的第一插塞；在所述凹槽内形成第二插塞，且所述第一插塞的材料和第二插塞的材料不同；所述第二插塞和第一介质层表面形成第二介质层；刻蚀部分所述第二介质层，在所述第二介质层内形成第二开口，且第二开口底部暴露出第二插塞的顶部表面；在所述第二开口内形成第三插塞，且所述第三插塞底部和第二插塞表面相接触。
[0007]可选的，还包括：形成第一开口之后，形成初始第一插塞之前，在所述第一开口侧壁表面和底部表面、以及第一介质层表面形成初始阻挡层。
[0008]可选的，所述初始第一插塞的形成方法包括：在所述第一开口内以及初始阻挡层表面形成第一导电材料膜；平坦化所述第一导电材料膜，直至暴露出第一介质层表面，在所述第一开口内形成初始第一插塞。
[0009]可选的，还包括：形成所述凹槽之后，形成第二插塞之前，去除凹槽侧壁暴露出的初始阻挡层，在第一开口底部和部分侧壁表面形成阻挡层。
[0010]可选的，去除凹槽侧壁暴露出的阻挡层的工艺为湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：采用的刻蚀溶液包括稀释的氨水和稀释的双氧水，温度为20摄氏度100摄氏度，刻蚀时间为60秒～240秒。
[0011]可选的，所述凹槽的深度范围为：1纳米～5纳米。
[0012]可选的，回刻蚀所述初始第一插塞的工艺为湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：所述湿法刻蚀工艺的参数包括：采用的刻蚀溶液包括稀释的氢氟酸溶液，温度为20摄氏度100摄氏度，刻蚀时间为60秒～240秒。
[0013]可选的，所述第二插塞的形成方法包括：在所述凹槽内和第一介质层表面形成第二导电材料膜；平坦化所述第二导电材料膜，直至暴露出第一介质层表面，在所述凹槽内形成第二插塞。
[0014]可选的，所述第二导电材料膜包括：位于凹槽侧壁表面和底部表面的第一导电膜、以及位于第一导电膜和第一介质层表面的第二导电膜。
[0015]可选的，形成所述第一导电膜的工艺包括：选择性化学气相沉积工艺；形成所述第二导电膜的工艺包括：化学气相沉积工艺。
[0016]可选的，所述第一插塞的材料包括：钴或者钌。
[0017]可选的，所述第二插塞的材料包括：钛、镍、铜、钨、铝、银和钽中的一种或多种组合。
[0018]可选的，所述第一开口的形成方法包括：在所述第一介质层表面形成第一图形化层，所述第一图形化层暴露出部分第一介质层表面；以所述第一图形化层为掩膜，刻蚀所述第一介质层，直至暴露出基底表面，在所述第一介质层内形成所述第一开口。
[0019]可选的，所述第二开口的形成方法包括：在所述第二介质层表面形成第二图形化层，所述第二图形化层暴露出部分第二介质层表面；以所述第二图形化层为掩膜，刻蚀所述第二介质层，直至暴露出第二插塞顶部表面，在所述第二介质层内形成第二开口，且所述第二开口底部暴露出第二插塞顶部表面。
[0020]可选的，所述第三插塞的形成方法包括：在所述第二开口内以及第二介质层表面形成第三导电材料膜；平坦化所述第三导电材料膜，直至暴露出第二介质层表面，在所述第二开口内形成所述第三插塞。
[0021]可选的，所述第三导电材料膜包括：位于第二开口底部表面和侧壁表面的第三导电膜、以及位于所述第三导电膜表面和第二介质层表面的第四导电膜。
[0022]可选的，形成所述第三导电膜的工艺包括：选择性化学气相沉积工艺；形成所述第四导电膜的工艺包括：化学气相沉积工艺。
[0023]可选的，所述第三插塞的材料包括：钛、镍、铜、钨、铝、银和钽中的一种或多种组合。
[0024]相应的，本专利技术实施例还提供一种采用上述任一项方法形成的半导体结构，包括：基底，所述基底表面具有第一介质层；位于所述第一介质层内的第一开口，且所述第一开口底部暴露出基底表面；位于所述第一开口内的凹槽以及位于凹槽底部的第一插塞，且第一介质层表面暴露出凹槽顶部表面；位于所述凹槽内的第二插塞，且所述第二插塞的材料和第一插塞的材料不同；位于所述第二插塞和第一介质层表面的第二介质层、以及位于第二介质层内的第二开口；位于所述第二开口内的第三插塞，且所述第三插塞底部和第二插塞表面相接触。
[0025]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0026]本专利技术技术方案提供的半导体结构的形成方法中，通过回刻蚀所述初始第一插
塞，在所述第一介质层内形成凹槽和第一插塞，且所述凹槽底部暴露出第一插塞，使得在凹槽内形成的第二插塞位于第一插塞表面。后续通过刻蚀去除部分第二介质层，在所述第二介质层内形成第二开口的过程中，所述刻蚀部分第二介质层的工艺会对第二插塞表面造成刻蚀损伤。由于所述第二插塞和第一插塞的材料不同，所述刻蚀部分第二介质层的工艺对第二插塞表面造成的刻蚀损伤较小，能够避免对第一插塞表面造成刻蚀损伤，使得形成的半导体结构的性能较好。
[0027]进一步，去除凹槽侧壁暴露出的初始阻挡层，在第一开口底部和部分侧壁表面形成阻挡层，使得在凹槽内形成的第二插塞电阻减小。同时，位于第一开口底部和部分侧壁表面的阻挡层能够减少第一插塞中的离子发生扩散入第一介质层内，导致对第一介质层造成影响，从而提高形成的半导体结构的性能。
附图说明
[0028]图1至图5是一种半导体结构形成方法各步骤的结构示意图；
[0029]图6至图17是本专利技术一实施例中的半导体结构形成方法各步骤的剖面结构示意图。
具体实施方式
[0030]正如
技术介绍
所述，半导体结构的性能较差。
[0031]以下结合附图进行详细说明，半导体结构的性能较差的原本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底表面具有第一介质层；在所述第一介质层内形成第一开口，且所述第一开口底部暴露出部分基底表面；在所述第一开口内形成初始第一插塞；回刻蚀所述初始第一插塞，在所述第一介质层内形成凹槽和位于凹槽底部的第一插塞；在所述凹槽内形成第二插塞，且所述第一插塞的材料和第二插塞的材料不同；在所述第二插塞和第一介质层表面形成第二介质层；刻蚀部分所述第二介质层，在所述第二介质层内形成第二开口，且第二开口底部暴露出第二插塞的顶部表面；在所述第二开口内形成第三插塞，且所述第三插塞底部和第二插塞表面相接触。2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成第一开口之后，形成初始第一插塞之前，在所述第一开口侧壁表面和底部表面、以及第一介质层表面形成初始阻挡层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述初始第一插塞的形成方法包括：在所述第一开口内以及初始阻挡层表面形成第一导电材料膜；平坦化所述第一导电材料膜，直至暴露出第一介质层表面，在所述第一开口内形成初始第一插塞。4.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：形成所述凹槽之后，形成第二插塞之前，去除凹槽侧壁暴露出的初始阻挡层，在第一开口底部和部分侧壁表面形成阻挡层。5.如权利要求4所述的半导体结构的形成方法，其特征在于，去除凹槽侧壁暴露出的阻挡层的工艺为湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：采用的刻蚀溶液包括稀释的氨水和稀释的双氧水，温度为20摄氏度100摄氏度，刻蚀时间为60秒～240秒。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽的深度范围为：1纳米～5纳米。7.如权利要求1所述的半导体结构的形成方法，其特征在于，回刻蚀所述初始第一插塞的工艺为湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：采用的刻蚀溶液包括稀释的氢氟酸溶液，温度为20摄氏度100摄氏度，刻蚀时间为60秒～240秒。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二插塞的形成方法包括：在所述凹槽内和第一介质层表面形成第二导电材料膜；平坦化所述第二导电材料膜，直至暴露出第一介质层表面，在所述凹槽内形成第二插塞。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二导电材料膜包括：位于凹槽侧壁表面和底部表面的第一导电膜、以及位于第一导电膜和第一介质层表面的第二导电膜。10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所...

【专利技术属性】
技术研发人员：张浩，荆学珍，谭晶晶，张田田，许增升，郭雯，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：