半导体芯片的制作方法技术

本发明专利技术公开一种半导体芯片的制作方法。所述半导体芯片的制作方法包括以下步骤：在基底的表面制作第一金属层，并制作金属走线结构；在所述金属走线结构背向所述基底的表面制作绝缘层，所述绝缘层包括多层子绝缘层；在所述绝缘层背向所述金属走线结构的表面制作第二金属层。本发明专利技术的技术方案能够有效避免因绝缘层孔洞而造成芯片短路失效的影响。层孔洞而造成芯片短路失效的影响。层孔洞而造成芯片短路失效的影响。

【技术实现步骤摘要】
半导体芯片的制作方法


[0001]本专利技术涉及半导体产品
，特别涉及一种半导体芯片的制作方法。

技术介绍

[0002]在制作半导体芯片的过程中，通常在两层金属层之间生长或旋涂一层绝缘层，以实现两层金属层的绝缘。但是，在操作过程中，由于应力、工艺参数、材料等因素的综合影响，绝缘层往往会出现贯穿绝缘层的孔洞缺陷，那么在制作绝缘层上面的金属层时，由于孔洞缺陷的存在，金属层容易渗入孔洞内，并与绝缘层下面的金属层导通，造成芯片短路失效。

技术实现思路

[0003]本专利技术的主要目的是提供一种半导体芯片的制作方法，旨在有效避免因绝缘层孔洞而造成芯片短路失效的影响。
[0004]为实现上述目的，本专利技术提出的半导体芯片的制作方法，包括以下步骤：
[0005]在基底的表面制作第一金属层，并制作金属走线结构；
[0006]在所述金属走线结构背向所述基底的表面制作绝缘层，所述绝缘层包括多层子绝缘层；
[0007]在所述绝缘层背向所述金属走线结构的表面制作第二金属层。
[0008]在一实施例中，多层所述子绝缘层中，相邻两所述子绝缘层的材料不同。
[0009]在一实施例中，多层所述子绝缘层中，相邻两所述子绝缘层的厚度不同。
[0010]在一实施例中，在所述金属走线结构背向所述基底的表面制作绝缘层，所述绝缘层包括多层子绝缘层的步骤中，包括：
[0011]在所述金属走线结构背向所述基底的表面匀一层光刻胶，固化后得到第一子绝缘层；
[0012]在所述第一子绝缘层背向所述金属走线结构的表面气相沉积一层绝缘介质材料，得到第二子绝缘层。
[0013]在一实施例中，所述第一子绝缘层的厚度范围为1.5μm至3μm；和/或，所述第二子绝缘层的厚度范围为150nm至300nm。
[0014]在一实施例中，所述绝缘介质材料为二氧化硅或氮化硅。
[0015]在一实施例中，在所述第一子绝缘层背向所述金属走线结构的表面气相沉积一层绝缘介质材料，得到第二子绝缘层的步骤之后，还包括：
[0016]在所述第二子绝缘层背向所述第一子绝缘层的表面制作第三子绝缘层。
[0017]在一实施例中，在所述第二子绝缘层背向所述第一子绝缘层的表面制作第三子绝缘层的步骤中，包括：
[0018]在所述第二子绝缘层背向所述第一子绝缘层的表面匀一层光刻胶，固化后得到第三子绝缘层。
[0019]在一实施例中，所述第三子绝缘层的厚度范围为0.5μm至2μm。
[0020]在一实施例中，在基底的表面制作第一金属层，并制作金属走线结构的步骤中，包括：
[0021]在基底的表面沉积第一金属层；
[0022]在所述第一金属层背向所述基底的表面沉积保护胶层；
[0023]去除部分所述保护胶层以显露部分第一金属层，并去除显露的第一金属层；
[0024]去除剩余的保护胶层，得到金属走线结构。
[0025]本专利技术的技术方案，在制作半导体芯片的过程中，首先在基底的表面制作第一金属层，并制作金属走线结构，在金属走线结构背向基底的表面依次制作绝缘层和第二金属层，其中绝缘层包括多层子绝缘层，在制作绝缘层时，可以通过依次制作多层子绝缘层获得，由于这里绝缘层是分多层制作，则每一层子绝缘层中孔洞出现的概率位置不同，也即，孔洞并不能贯穿整个绝缘层，进而在制作第二金属层时，第二金属层即便渗入部分孔洞内，也不能与金属走线结构相导通，如此便可有效地避免因绝缘层孔洞而造成芯片短路失效的影响，从而保证了第二金属层与金属走线结构之间良好的绝缘效果。
附图说明
[0026]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0027]图1为本专利技术半导体芯片的制作方法一实施例的步骤流程示意图；
[0028]图2为图1中步骤S10的细化步骤流程示意图；
[0029]图3为图1中步骤S20一实施例的细化步骤流程示意图；
[0030]图4为图1中步骤S20另一实施例的细化步骤流程示意图；
[0031]图5为图2中步骤S12后的剖视结构示意图；
[0032]图6为图2中步骤S13后的剖视结构示意图；
[0033]图7为图2中步骤S14后的剖视结构示意图；
[0034]图8为图3中步骤S21后的剖视结构示意图；
[0035]图9为图1中步骤S30后一实施例的剖视结构示意图；
[0036]图10为图1中步骤S30后另一实施例的剖视结构示意图。
[0037]附图标号说明：
[0038]标号名称标号名称100半导体芯片50绝缘层10基底51第一子绝缘层20第一金属层52第二子绝缘层30保护胶层53第三子绝缘层40金属走线结构60第二金属层
[0039]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0040]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0041]需要说明，本专利技术实施例中所有方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0042]另外，在本专利技术中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本专利技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
[0043]在本专利技术中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。
[0044]另外，本专利技术各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。
[0045]在制作半导体芯片100的过程中，由于应力、工艺参数、材料等因素的综合影响，绝缘层50往往会出现贯穿绝缘层50的孔洞缺陷，那么在制作绝缘层50上面的金属层时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片的制作方法，其特征在于，包括以下步骤：在基底的表面制作第一金属层，并制作金属走线结构；在所述金属走线结构背向所述基底的表面制作绝缘层，所述绝缘层包括多层子绝缘层；在所述绝缘层背向所述金属走线结构的表面制作第二金属层。2.如权利要求1所述的半导体芯片的制作方法，其特征在于，多层所述子绝缘层中，相邻两所述子绝缘层的材料不同。3.如权利要求1所述的半导体芯片的制作方法，其特征在于，多层所述子绝缘层中，相邻两所述子绝缘层的厚度不同。4.如权利要求1所述的半导体芯片的制作方法，其特征在于，在所述金属走线结构背向所述基底的表面制作绝缘层，所述绝缘层包括多层子绝缘层的步骤中，包括：在所述金属走线结构背向所述基底的表面匀一层光刻胶，固化后得到第一子绝缘层；在所述第一子绝缘层背向所述金属走线结构的表面气相沉积一层绝缘介质材料，得到第二子绝缘层。5.如权利要求4所述的半导体芯片的制作方法，其特征在于，所述第一子绝缘层的厚度范围为1.5μm至3μm；和/或，所述第二子绝缘层的厚度范围为150nm至300nm。6.如权利要求4所述...

【专利技术属性】
技术研发人员：邱文瑞，刘兵，方华斌，田峻瑜，王德信，陈岭，孟晗，赵紫雲，
申请(专利权)人：歌尔微电子有限公司，
类型：发明
国别省市：