半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，基底表面具有介质层；在介质层内形成开口，且开口底部暴露出部分基底表面；在开口底部和侧壁表面、以及介质层表面形成材料膜；在材料膜表面形成阻挡膜；去除开口底部的阻挡膜，在开口侧壁表面和介质层表面形成初始阻挡层；形成初始阻挡层之后，在开口内以及介质层表面形成导电材料膜；采用退火工艺，使开口底部的基底和材料膜、位于材料膜表面的导电材料膜相互反应，在开口底部形成接触层；形成接触层之后，平坦化导电材料膜、初始阻挡层以及材料膜，直至暴露出介质层表面，在开口侧壁形成阻挡层和位于阻挡层表面的插塞，且插塞位于接触层表面。所述方法形成的半导体结构的性能较好。能较好。能较好。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]目前，在半导体制造过程中，采用刻蚀工艺在层间介质层中形成开口，随后在开口中沉积导电材料用于半导体器件之间的电连接是一种广泛使用的工艺。为了降低接触电阻，通常会在开口底部和侧壁表面沉积金属，然后进行快速退火工艺，使开口底部的金属和基底反应，在开口底部形成金属硅化物，从而降低接触电阻。
[0003]然而，现有技术形成的半导体结构的性能有待提高。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
[0005]为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有介质层；在所述介质层内形成开口，且所述开口底部暴露出部分基底表面；在所述开口底部和侧壁表面、以及介质层表面形成材料膜；在所述材料膜表面形成阻挡膜；去除开口底部的阻挡膜，直至暴露出开口底部的材料膜表面，在所述开口侧壁表面和介质层表面形成初始阻挡层；形成所述初始阻挡层之后，在所述开口内以及介质层表面形成导电材料膜；采用退火工艺，使开口底部的基底和材料膜、位于材料膜表面的导电材料膜相互反应，在开口底部形成接触层；形成所述接触层之后，平坦化所述导电材料膜、初始阻挡层以及材料膜，直至暴露出介质层表面，在开口侧壁形成阻挡层和位于阻挡层表面的插塞，且所述插塞位于接触层表面。
[0006]可选的，去除开口底部的阻挡膜的方法包括：在所述阻挡膜表面形成牺牲膜；刻蚀部分牺牲膜，直至暴露出开口底部的材料膜，在开口侧壁和介质层表面形成牺牲层；采用第一刻蚀工艺以所述牺牲层为掩膜，刻蚀所述阻挡膜，直至暴露出位于开口底部的材料膜，在所述开口侧壁表面和介质层表面形成初始阻挡层；形成所述初始阻挡层之后，采用第二刻蚀工艺去除所述牺牲层。
[0007]可选的，形成所述牺牲膜的工艺包括：物理气相沉积、化学气相沉积或者原子层沉积。
[0008]可选的，位于介质层上的牺牲膜的厚度大于位于开口底部表面的牺牲膜的厚度。
[0009]可选的，所述牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、碳氧化硅或者碳氧氢化硅。
[0010]可选的，所述第一刻蚀工艺对阻挡膜的刻蚀速率大于对材料膜的刻蚀速率。
[0011]可选的，所述第二刻蚀工艺对牺牲层的刻蚀速率大于对材料膜的刻蚀速率，所述第二刻蚀工艺对牺牲层的刻蚀速率大于对初始阻挡层的刻蚀速率。
[0012]可选的，所述导电材料膜的形成方法包括：在所述开口内以及介质层表面形成初
始导电材料膜；在所述初始导电材料膜表面形成种子层；形成所述种子层之后，在所述开口内以及种子层表面形成填充导电材料膜。
[0013]可选的，所述退火工艺的工艺参数包括：退火温度为400摄氏度～450摄氏度。
[0014]可选的，所述导电材料膜的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
[0015]可选的，所述材料膜的材料包括：钛、镍、钴或者钨。
[0016]可选的，所述阻挡膜的材料包括：氮化钛或者氮化钽。
[0017]可选的，所述接触层包括ABCx、ACx、或者BCx中的一种或者几种，所述A为金属材料，包括：Co、W或者Cu，B为金属材料，包括：Ti、Ni或者W，所述C为半导体材料，包括：Si、Ge或者Se，x为大于1的自然数。
[0018]相应的，本专利技术还提供一种采用上述任一项方法形成的半导体结构，包括：基底，所述基底表面具有介质层；位于所述介质层内的开口，且所述开口底部暴露出基底表面；；位于所述开口底部的接触层；位于所述开口侧壁的阻挡层、以及位于所述阻挡层表面的插塞，且所述插塞位于接触层表面。
[0019]可选的，所述插塞的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
[0020]可选的，所述阻挡层的材料包括：氮化钛、氮化钽。
[0021]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0022]本专利技术技术方案提供的半导体结构的形成方法中，通过去除开口底部的阻挡膜，使得位于开口底部的材料膜表面被暴露，从而后续填充的导电材料膜能够与所述材料膜表面相接触。同时，所述材料膜位于开口底部和侧壁表面，即，所述材料膜部分与基底表面相接触。由于所述导电材料膜与材料膜相接触，所述材料膜与基底相接触，通过退火工艺能够使导电材料膜、材料膜与基底三者之间反应，形成接触层，并且形成的所述接触层的电阻较低，从而有利于降低接触电阻，使得形成的半导体结构的性能较好。另一方面，形成接触层的退火工艺需要的温度较低，从而有利于降低工艺成本，同时避免对其他半导体器件造成高温影响。
[0023]进一步，所述退火工艺不仅可以用于形成接触层，还可以对填充的导电材料膜进行一定温度的处理，使得导电材料膜中的金属晶格充分长大，从而有利于降低工艺成本。
[0024]进一步，去除开口底部的阻挡膜，在所述开口的侧壁表面和介质层表面形成初始阻挡层，一方面，使得在开口内形成的插塞和基底之间的电阻进一步降低，另一方面，所述初始阻挡层能够防止插塞内的离子扩散入介质层内，从而使得形成的半导体结构的性能较高。
附图说明
[0025]图1至图4是一种半导体结构形成方法各步骤的剖面示意图；
[0026]图5至图14是本专利技术一实施例中的半导体结构形成方法各步骤的剖面示意图。
具体实施方式
[0027]正如
技术介绍
所述，半导体结构的性能较差。
[0028]以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图4是一种半导体结构形成方法各步骤的结构示意图。
[0029]请参考图1，提供基底100，所述基底100表面具有介质层110、以及位于所述介质层110内的开口120。
[0030]请参考图2，在所述开口120侧壁表面和底部表面形成材料膜121、以及位于材料膜121表面的阻挡膜122。
[0031]请参考图3，采用退火工艺，使开口120底部的部分材料膜121与基底100反应，在开口底部形成接触层130。
[0032]请参考图4，形成所述接触层130之后，在所述开口120内形成插塞140。
[0033]上述方法中，位于开口120底部的部分材料膜121与基底100反应，形成接触层130，使得在开口120内形成的插塞140与基底100之间的接触电阻降低，有利于提高形成的半导体结构的性能。
[0034]然而，通常所述材料膜121的材料选用钛，基底100的材料选用硅，采用退火工艺使部分材料膜121与基底100反应形成的金属硅化物时，一方面，由于晶相为C54的硅化钛的电阻较低，现有退火工艺很难形成晶相为C54的硅化钛，导致形成的接触层的电阻仍较高，使得形成的半导体结构的性能仍较低；另一方面，为了在较短时间内使材料膜121与基底100充分反应，避免高温对其他半导体器件造成影本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底表面具有介质层；在所述介质层内形成开口，且所述开口底部暴露出部分基底表面；在所述开口底部和侧壁表面、以及介质层表面形成材料膜；在所述材料膜表面形成阻挡膜；去除开口底部的阻挡膜，直至暴露出开口底部的材料膜表面，在所述开口侧壁表面和介质层表面形成初始阻挡层；形成所述初始阻挡层之后，在所述开口内以及介质层表面形成导电材料膜；采用退火工艺，使开口底部的基底和材料膜、位于材料膜表面的导电材料膜相互反应，在开口底部形成接触层；形成所述接触层之后，平坦化所述导电材料膜、初始阻挡层以及材料膜，直至暴露出介质层表面，在开口侧壁形成阻挡层和位于阻挡层表面的插塞，且所述插塞位于接触层表面。2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除开口底部的阻挡膜的方法包括：在所述阻挡膜表面形成牺牲膜；刻蚀部分牺牲膜，直至暴露出开口底部的材料膜，在开口侧壁和介质层表面形成牺牲层；采用第一刻蚀工艺以所述牺牲层为掩膜，刻蚀所述阻挡膜，直至暴露出位于开口底部的材料膜，在所述开口侧壁表面和介质层表面形成初始阻挡层；形成所述初始阻挡层之后，采用第二刻蚀工艺去除所述牺牲层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述牺牲膜的工艺包括：物理气相沉积、化学气相沉积或者原子层沉积。4.如权利要求2所述的半导体结构的形成方法，其特征在于，位于介质层上的牺牲膜的厚度大于位于开口底部表面的牺牲膜的厚度。5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、碳氧化硅或者碳氧氢化硅。6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺对阻挡膜的刻蚀速率大于对材料膜的刻蚀速率。7.如权利要求2所述的半导体结构的形成方法，其特征在...

【专利技术属性】
技术研发人员：张浩，荆学珍，谭晶晶，张田田，肖张茹，许增升，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：