半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制造方法，所述半导体器件包括：衬底，包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；栅介质层，形成于所述上层衬底上，所述栅介质层从所述器件有源区上延伸至所述体接触区上；以及，栅极层，至少形成于所述栅介质层上，且位于所述体接触区上方的所述栅极层的面积大于位于所述体接触区上方的所述栅介质层的面积。本发明专利技术的技术方案使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。从而使得截止频率得到提高。从而使得截止频率得到提高。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]绝缘体上硅(SOI)结构包含下层硅衬底、绝缘埋层和上层硅衬底，与常规的硅衬底相比有诸多优点，例如：消除了闩锁效应、减小了器件的短沟道效应以及改善了抗辐照能力等，使得其广泛应用于射频、高压以及抗辐照等领域。
[0003]例如，目前已经将绝缘体上硅技术应用于射频领域(例如射频开关器件)，而截止频率是射频绝缘体上硅(RF-SOI)器件的最重要的参数之一。其中，实现最大截止频率的条件是输入电流I
in
等于输出电流I
out
，即栅极电流I
GT
等于漏极电流I
drain
。
[0004]对于射频绝缘体上硅器件来说，如何抑制浮体效应，一直是SOI器件研究的热点之一。针对浮体效应的解决措施其中之一是采用体接触的方式使体区中积累的空穴得到释放，体接触就是在绝缘埋层上方、上层硅底部处于电学浮空状态的体区和外部相接触，使得空穴不在该区积累。但是，这样会导致体接触区的位于栅极下方的部分成为一个体接触寄生区，体接触寄生区与其上方的栅氧层(材质为氧化硅等相对介电常数较高的材料或者具有高介电常数(HiK)的材料)和栅极形成寄生电容，此寄生电容会导致栅极电流I
GT
增大，但是对漏极电流I
drain
几乎没有提升，从而导致射频绝缘体上硅器件的截止频率降低。
[0005]因此，如何降低寄生电容，以提高射频绝缘体上硅器件的截止频率是目前亟需解决的问题。

技术实现思路

[0006]本专利技术的目的在于提供一种半导体器件及其制造方法，使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。
[0007]为实现上述目的，本专利技术提供了一种半导体器件，包括：
[0008]衬底，包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；
[0009]栅介质层，形成于所述上层衬底上，所述栅介质层从所述器件有源区上延伸至所述体接触区上；以及，
[0010]栅极层，至少形成于所述栅介质层上，且位于所述体接触区上方的所述栅极层的面积大于位于所述体接触区上方的所述栅介质层的面积。
[0011]可选的，所述绝缘埋层上形成有浅沟槽隔离结构，所述浅沟槽隔离结构包围所述体接触区和所述器件有源区。
[0012]可选的，所述体接触区位于所述器件有源区的一侧，所述栅极层从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上，且所述栅极层还从所述体接触区上延伸至所述体接触区两侧的所述浅沟槽隔离结构上。
[0013]可选的，所述栅极层的形状为长方形，所述栅极层的一端从所述体接触区上延伸
至所述体接触区两侧的所述浅沟槽隔离结构上，所述栅极层的另一端从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上；所述栅极层的形状为T型，T型的“|”部位的一端从所述体接触区上延伸至所述体接触区两侧的所述浅沟槽隔离结构上，T型的“|”部位的另一端从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上，T型的“―”部位位于所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上。
[0014]可选的，所述栅介质层包括位于所述器件有源区上的栅氧层和位于所述体接触区上的低介电常数层，所述栅氧层的相对介电常数大于所述低介电常数层的相对介电常数。
[0015]可选的，所述半导体器件还包括侧墙，形成于所述栅极层的侧壁上。
[0016]可选的，所述半导体器件还包括源极区、漏极区和导电接触插栓，所述源极区和所述漏极区分别位于所述栅极层两侧的所述器件有源区中，所述导电接触插栓位于所述源极区、所述漏极区、所述体接触区和所述栅极层上，且所述栅极层上的所述导电接触插栓位于所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构的上方。
[0017]本专利技术还提供了一种半导体器件的制造方法，包括：
[0018]提供一衬底，所述衬底包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；
[0019]形成栅介质层于所述上层衬底上，所述栅介质层从所述器件有源区上延伸至所述体接触区上；以及，
[0020]形成栅极层至少位于所述栅介质层上，且位于所述体接触区上方的所述栅极层的面积大于位于所述体接触区上方的所述栅介质层的面积。
[0021]可选的，所述绝缘埋层上形成有浅沟槽隔离结构，所述浅沟槽隔离结构包围所述体接触区和所述器件有源区。
[0022]可选的，所述体接触区位于所述器件有源区的一侧，所述栅极层从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上，且所述栅极层还从所述体接触区上延伸至所述体接触区两侧的所述浅沟槽隔离结构上。
[0023]可选的，形成所述栅介质层于所述上层衬底上包括：形成栅氧层于所述器件有源区上以及形成低介电常数层于所述体接触区上，所述栅氧层的相对介电常数大于所述低介电常数层的相对介电常数。
[0024]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0025]1、本专利技术的半导体器件，由于位于体接触区上方的栅极层的面积大于位于体接触区上方的栅介质层的面积，使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。
[0026]2、本专利技术的半导体器件的制造方法，通过形成栅介质层于上层衬底上，所述栅介质层从所述器件有源区上延伸至所述体接触区上；以及，形成栅极层至少位于所述栅介质层上，且位于所述体接触区上方的所述栅极层的面积大于位于所述体接触区上方的所述栅介质层的面积，使得在对体区和源极区/漏极区之间实现隔离的同时，也使得寄生电容得到减小，从而使得截止频率得到提高。
附图说明
[0027]图1是现有的一种绝缘体上硅器件的俯视示意图；
[0028]图2是图1所示的绝缘体上硅器件沿A-A
’
方向的剖面示意图；
[0029]图3是图1所示的绝缘体上硅器件沿B-B
’
方向的剖面示意图；
[0030]图4是现有的另一种绝缘体上硅器件的俯视示意图；
[0031]图5是图4所示的绝缘体上硅器件沿C-C
’
方向的剖面示意图；
[0032]图6a～图6c是本专利技术实施例一的半导体器件的示意图；
[0033]图7是本专利技术实施例二的半导体器件的示意图；
[0034]图8是本专利技术实施例三的半导体器件的示意图；
[0035]图9是本专利技术一实施例的半导体器件的制造方法的流程图；
[0036]图10a～图10g是图9所示的半导体器件的制造方法中的器件示意图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，包括自下向上依次形成的下层衬底、绝缘埋层和上层衬底，所述上层衬底包括体接触区和器件有源区；栅介质层，形成于所述上层衬底上，所述栅介质层从所述器件有源区上延伸至所述体接触区上；以及，栅极层，至少形成于所述栅介质层上，且位于所述体接触区上方的所述栅极层的面积大于位于所述体接触区上方的所述栅介质层的面积。2.如权利要求1所述的半导体器件，其特征在于，所述绝缘埋层上形成有浅沟槽隔离结构，所述浅沟槽隔离结构包围所述体接触区和所述器件有源区。3.如权利要求2所述的半导体器件，其特征在于，所述体接触区位于所述器件有源区的一侧，所述栅极层从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上，且所述栅极层还从所述体接触区上延伸至所述体接触区两侧的所述浅沟槽隔离结构上。4.如权利要求3所述的半导体器件，其特征在于，所述栅极层的形状为长方形，所述栅极层的一端从所述体接触区上延伸至所述体接触区两侧的所述浅沟槽隔离结构上，所述栅极层的另一端从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上；所述栅极层的形状为T型，T型的“|”部位的一端从所述体接触区上延伸至所述体接触区两侧的所述浅沟槽隔离结构上，T型的“|”部位的另一端从所述器件有源区上延伸至所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上，T型的“―”部位位于所述器件有源区的背向所述体接触区一侧的所述浅沟槽隔离结构上。5.如权利要求1所述的半导体器件，其特征在于，所述栅介质层包括位于所述器件有源区上的栅氧层和位于所述体接触区上的低介电常数层，所述...

【专利技术属性】
技术研发人员：程亚杰，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：