一种异质集成二极管的SiCMOSFET器件制造技术

本发明专利技术公布了一种异质集成二极管的SiC MOSFET器件，其特征在于，包括自下而上依次设置有漏极、N+衬底、N

【技术实现步骤摘要】
一种异质集成二极管的SiC MOSFET器件


[0001]本专利技术属于半导体
，具体为一种异质集成二极管的SiC MOSFET器件。

技术介绍

[0002]电力电子技术是实现电能变换的一项关键技术，广泛应用于几乎所有的与电能使用相关的领域。在电力电子技术中，电力电子器件是实现电能变换的关键核心元件。近年来，随着第三代半导体材料（SiC、GaN等）不断发展成熟，第三代半导体器件也开始逐渐应用于各种电力电子装备中，比如电动汽车、充电桩等。在新一代的半导体器件中，SiC MOSFET是其中发展最为成熟且在市场上最被接受的功率开关器件。然而，SiC MOSFET在使用过程中存在双极性退化的问题，尤其采用其体二极管作为续流二极管使用时，双极性退化问题将会更加严重。在绝大部分的电力电子应用系统中，通常都需要续流通道来导通SiC MOSFET关断时的反向电流，因此续流二极管在电力电子应用系统具有很大的应用需求。
[0003]虽然SiC MOSFET的体二极管不适合作为续流二极管使用，但需要说明的是，SiC MOSFET在导通时具有双向通流的能力，也即可以采用额外的SiC MOSFET形成续流通道。不过，该方法会增加电力电子应用系统中的功率半导体成本，且该方法在实际使用过程中还需要十分严格的死区时间控制，否则很容易引起“桥臂直通”的现象，损坏电力电子应用系统。事实上，常见的做法是在SiC MOSFET上反并联一个二极管作为续流通道，但该方法仍然会增加系统成本，且由于元件互连，会在电路中引入额外的杂散参数，降低系统的动态性能。
[0004]众所周知，近年来多种新型的SiC MOSFET结构相继被专利技术出来，但都是在传统的SiC MOSFET元胞之间额外引入二极管结构。如专利技术专利 201810991192.5中提供一种碳化硅MOSFET器件及其制造方法，通过在普通碳化硅UMOSFET结构的基础上，通过形成不连续的沟槽栅极结构，并于两沟槽栅极结构之间引入两碳化硅深P注入区，同时于两碳化硅深P注入区之间引入金属或多晶硅。该金属或多晶硅与碳化硅N外延直接接触，形成具有整流特性的肖特基接触或者异质结接触，该改进对传统碳化硅UMOSFET基本特性有大幅优化作用的同时，实现了多子整流器件的集成，优化了器件第三象限工作性能。虽然该专利实现了续流二极管的单片集成，但其所形成的异质结在两相邻的沟槽栅之间，必然加宽了原有的碳化硅传统MOSFET元胞尺寸，也即需要占用传统MOSFET的芯片面积来实现续流二极管，使得原有的碳化硅UMOSFET的有效面积降低，器件的通流能力随之降低。

技术实现思路

[0005]本专利技术的目的是针对以上问题，提供一种异质集成二极管的SiC MOSFET器件结构，在平面栅MOSFET上集成异质结二极管，不仅同时实现MOSFET正向导通特性和异质结二极管的反向续流特性，而且不需要占用额外的芯片面积，同时其制备工艺和SiC MOSFET具有高度的兼容性，无需增加制备成本的同时获得高性能的器件特性。
[0006]为实现以上目的，本专利技术采用的技术方案是：
一种异质集成二极管的SiC MOSFET器件，包括自下而上依次设置有漏极（12）、N+衬底（11）、N-外延层（10）、P阱区（8）的元胞结构；所述P阱区（8）的表面设置有金属源极（1）；所述N-外延层（10）的表面设置有半导体异质结结构；所述半导体异质结结构正面与金属源极（1）连接；所述半导体异质结结构的两侧设置有栅极结构；所述栅极结构位于金属源极（1）和N-外延层（10）之间；所述P阱区（8）中具有N阱区（7）；位于所述元胞结构最外侧的P阱区（8）中还具有P+区（6），所述P+区（6）和N阱区（7）的引出端均与金属源极（1）相连。
[0007]优选的，所述半导体异质结结构包括半导体填充层（3）和N型JFET区（9）；所述半导体填充层（3）底部通过N型JFET区（9）与N-外延层（10）连接，所述半导体填充层（3）与N型JFET区（9）形成异质结接触；所述半导体填充层（3）的引出端与金属源极（1）相连。
[0008]优选的，所述栅极结构包括多晶硅栅极（2）、隔离介质（4）和栅氧（5），所述多晶硅栅极（2）与金属源极（1）之间设置有隔离介质（4），所述多晶硅栅极（2）与半导体填充层（3）、N阱区（7）、P阱区（8）、N型JFET区（9）之间设置是有栅氧（5）。
[0009]优选的，所述半导体填充层（3）为Si或者Ge材料。
[0010]本专利技术的有益效果：1、本专利技术在平面栅MOSFET的JFET区上形成异质结，构造出一个异质结二极管作为续流使用，由于平面栅MOSFET工作时，续流二极管处于不导通的状态，而续流二极管工作时平面栅MOSFET处于关断的状态，因此，通过在不同工作时刻复用JFET区，在不额外占用MOSFET有效芯片面积的同时，实现了在MOSFET中集成续流二极管的功能，可以节省一个半导体器件的成本，本专利技术结构的制备工艺和传统的SiC MOSFET制备工艺高度兼容，不会导致额外的制造成本。
[0011]2、本专利技术通过在SiC MOSFET中集成异质结二极管，可以避免其体二极管触发导通而引起的双极性退化问题，提高SiC MOSFET器件的可靠性。
[0012]3、通过集成化的芯片设计，可以免去器件间的外部互连线，极大地减小寄生参数，有利于提高SiC MOSFET的动态工作性能。
附图说明
[0013]图1为本专利技术的结构示意图；图2为本专利技术的工作原理图；图3为本专利技术和常规SiC MOSFET的I-V曲线对比图；图4为本专利技术和常规SiC MOSFET的反向恢复特性对比图。
具体实施方式
[0014]为了使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术进行详细描述，本部分的描述仅是示范性和解释性，不应对本专利技术的保护范围有任何的限制作用。
[0015]如图1所示，一种异质集成二极管的SiC MOSFET器件，包括自下而上依次设置有漏极12、N+衬底11、N-外延层10、P阱区8的元胞结构；P阱区8的表面设置有金属源极1；N-外延层10的表面设置有半导体异质结结构；半导体异质结结构正面与金属源极1连接；半导体异质结结构的两侧设置有栅极结构；栅极结构位于金属源极1和N-外延层10之间；P阱区8中具
有N阱区7；位于元胞结构最外侧的P阱区8中还具有P+区6，P+区6和N阱区7的引出端均与金属源极1相连。
[0016]在本实施例中，半导体异质结结构包括半导体填充层3和N型JFET区9；半导体填充层3底部通过N型JFET区9与N-外延层10连接，半导体填充层3与N型JFET区9形成异质结接触；半导体填充层3的引出端与金属源极1相连。其中，异质结二极管由阳极金属1、半导体填充层3、半导体填充层3与N型JFET区9接触界面形成异质结、N型JFET区9、N-外延层10、N型衬底11和漏极12构成。
[0017]在本实施例中，栅极结构包括多晶硅栅极2、隔离介质4和栅氧5本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种异质集成二极管的SiC MOSFET器件，其特征在于，包括自下而上依次设置有漏极（12）、N+衬底（11）、N-外延层（10）、P阱区（8）的元胞结构；所述P阱区（8）的表面设置有金属源极（1）；所述N-外延层（10）的表面设置有半导体异质结结构；所述半导体异质结结构正面与金属源极（1）连接；所述半导体异质结结构的两侧设置有栅极结构；所述栅极结构位于金属源极（1）和N-外延层（10）之间；所述P阱区（8）中具有N阱区（7）；位于所述元胞结构最外侧的P阱区（8）中还具有P+区（6），所述P+区（6）和N阱区（7）的引出端均与金属源极（1）相连。2.根据权利要求1中所述的一种异质集成二极管的SiC MOSFET器件，其特征在于，所述半导体异质结结构包括半导体填充层（...

【专利技术属性】
技术研发人员：梁世维，王俊，刘航志，俞恒裕，彭子舜，
申请(专利权)人：湖南大学，
类型：发明
国别省市：