传输双倍速率信号的方法、装置及系统制造方法及图纸

本申请属于数据传输的技术领域，提供了一种传输双倍速率信号的方法、装置及系统，所述方法包括：若所述第一数据缓存器内空闲存储空间满足预设的突发传输数据量，则控制所述AXI主端口转换模块接收内存控制器发送的第一信号数据；通过数据传输总线向所述第一数据缓存器写入所述第一信号数据；若所述第一数据缓存器中的数据量满足预设传输数据阈值，则控制所述第一资源转换模块从所述第一数据缓存器中读取所有所述第一信号数据，并将读取到的数据发送给用户端。本申请实施例解决除频时钟与数据流之间的延时对数据传输造成影响的问题。据流之间的延时对数据传输造成影响的问题。据流之间的延时对数据传输造成影响的问题。

【技术实现步骤摘要】
传输双倍速率信号的方法、装置及系统


[0001]本专利技术涉及数据传输的
，尤其涉及一种传输双倍速率信号的方法、装置及系统。

技术介绍

[0002]技术人员通常采用一种具有处理器(ARM)和可编程逻辑门阵列(FPGA)架构的可拓展处理器平台来进行产品开发。在该平台中ARM处理器部分与FPGA部分由AXI接口互联实现通信。开发者使用上述平台进行开发设计时，经常会使用到AXI接口实现大量的数据传输。通常开发者在使用到平台内存中的数据时，会调用AXI接口的DMA(直接存储器访问)IP核模块和AXIS_FIFO(带AXIS接口的FIFO数据缓存器)IP核模块，实现内存与外部设备的数据流传输。通过上述数据流传输方法得到的是单倍速率(SDR)数据流。当开发者需要通过该平台搭建输出双倍速率数据流的工程时，需要接口中随路时钟与双倍速率数据流(DDR)同时输出以实现源同步。
[0003]为实现随路时钟与双倍速率数据流同时输出，在现有技术中通常对主频时钟除频，生成一个0.5倍频的时钟作为随路时钟输出，再通过对除频时钟相移使数据与随路时钟对齐。但该方法存在缺陷：多生成一路除频时钟后难以控制该除频时钟与数据流之间的延时，以及对主频时钟除频后导致随路时钟产生严重的抖动，从而对数据传输造成影响。

技术实现思路

[0004]有鉴于此，本专利技术实施例提供了一种传输双倍速率信号的方法、装置及终端设备，以解决除频时钟与数据流之间的延时对数据传输造成影响的问题。
[0005]本专利技术实施例的第一方面提供了一种传输双倍速率信号的方法，所述方法应用于数据传输总线，所述数据传输总线包括：AXI主端口转换模块、第一数据缓存器和用于将单沿数据转双沿数据的第一资源转换模块；所述方法包括：
[0006]若所述第一数据缓存器内空闲存储空间满足预设的突发传输数据量，则控制所述AXI主端口转换模块接收内存控制器发送的第一信号数据；
[0007]通过数据传输总线在向所述第一数据缓存器写入所述第一信号数据；
[0008]若所述第一数据缓存器中的数据量满足预设传输数据阈值，则控制所述第一资源转换模块从所述第一数据缓存器中读取所有所述第一信号数据，并将读取到的数据发送给用户端。
[0009]在一个实施示例中，所述第一数据缓存器包括第一上升沿FIFO数据缓存器和第一下降沿FIFO数据缓存器；
[0010]通过数据传输总线在主频时钟的第一周期的上升沿向所述第一上升沿FIFO数据缓存器写入所述第一信号数据；
[0011]通过数据传输总线在主频时钟的第二周期的上升沿向所述第一下降沿FIFO数据缓存器写入所述第一信号数据。
[0012]在一个实施示例中，所述数据传输总线还包括：AXI从端口转换模块、第二数据缓存器和用于将双沿数据转单沿数据的第二资源转换模块；
[0013]若所述第二数据缓存器内剩余数据容量满足预设总线传输数据量阈值，则控制所述第二资源转换模块接收从所述用户端发送的第二信号数据；
[0014]通过数据传输总线向所述第二数据缓存器写入所述第二信号数据；
[0015]若所述第二数据缓存器中的数据量满足所述预设总线传输数据量阈值，则控制所述AXI从端口转换模块从所述第二数据缓存器中读取所有所述第二信号数据，并将读取到的数据发送给所述内存控制器。
[0016]在一个实施示例中，所述第二数据缓存器包括第二上升沿FIFO数据缓存器和第二下降沿FIFO数据缓存器；
[0017]通过数据传输总线同时向所述第二上升沿FIFO数据缓存器和所述第二下降沿FIFO数据缓存器写入所述第二信号数据。
[0018]在一个实施示例中，所述数据传输总线还包括：双向单端I/O缓冲器；
[0019]所述第一资源转换模块与所述第二资源转换模块均通过所述双向单端I/O缓冲器与所述用户端通信连接。
[0020]在一个实施示例中，所述数据传输总线为具有AXI-Stream接口的数据传输总线。
[0021]本专利技术实施例的第二方面提供了一种传输双倍速率信号的装置，包括：
[0022]第一数据接收模块，用于若所述第一数据缓存器内空闲存储空间满足预设的突发传输数据量，则控制AXI主端口转换模块接收内存控制器发送的第一信号数据；
[0023]第一数据写入模块，用于通过数据传输总线向所述第一数据缓存器写入所述第一信号数据；
[0024]第一数据读取模块，用于若所述第一数据缓存器中的数据量满足预设传输数据阈值，则控制第一资源转换模块从所述第一数据缓存器中读取所有所述第一信号数据，并将读取到的数据发送给用户端。
[0025]在一个实施示例中，所述装置还包括：
[0026]第二数据接收模块，用于若第二数据缓存器内剩余数据容量满足预设总线传输数据量阈值，则控制第二资源转换模块接收从所述用户端发送的第二信号数据；
[0027]第二数据写入模块，用于通过数据传输总线向所述第二数据缓存器写入所述第二信号数据；
[0028]第二数据读取模块，用于若所述第二数据缓存器中的数据量满足所述预设总线传输数据量阈值，则控制AXI从端口转换模块从所述第二数据缓存器中读取所有所述第二信号数据，并将读取到的数据发送给所述内存控制器。
[0029]本专利技术实施例的第三方面提供了一种数据通信系统，所述系统包括：内存控制器、处理器、数据传输总线以及用户端；所述内存控制器与内存连接，所述内存控制器通过所述数据传输总线与所述用户端通信连接；
[0030]所述处理器执行如第一方面所述传输双倍速率信号的方法的步骤。
[0031]在一个实施示例中，所述数据传输总线还包括直接存储器访问模块；
[0032]所述处理器通过所述直接存储器访问模块控制所述数据传输总线。
[0033]本专利技术实施例提供的一种传输双倍速率信号的方法、装置及终端设备，应用于数
据传输总线，所述数据传输总线包括：AXI主端口转换模块、第一数据缓存器和用于将单沿数据转双沿数据的第一资源转换模块；所述方法包括：若所述第一数据缓存器内空闲存储空间满足预设的突发传输数据量，则控制所述AXI主端口转换模块接收内存控制器发送的第一信号数据，提前确定第一数据缓存器中的空闲空间能够完整接收一次突发传输的数据量，避免数据丢失；通过数据传输总线向所述第一数据缓存器写入所述第一信号数据，使得传输的数据能够缓存在第一数据缓存器中再传输，以保证数据的准确性，并且由于第一数据缓存器在主频时钟的上升沿进行数据写入，无需多生成一路除频时钟；若所述第一数据缓存器中的数据量满足预设传输数据阈值，则控制所述第一资源转换模块从所述第一数据缓存器中读取所有所述第一信号数据，并将读取到的数据发送给用户端。通过使用能够将单沿数据转双沿数据的第一资源转换模块进行数据读取，实现双倍速率数据传输，减少输出数据与随路时钟之间的延时，使数据能够更稳定的被捕获到。
附图说明
[0034]为了更清楚地说明本专利技术实施例中的技术方案，下面将本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种传输双倍速率信号的方法，其特征在于，所述方法应用于数据传输总线，所述数据传输总线包括：AXI主端口转换模块、第一数据缓存器和用于将单沿数据转双沿数据的第一资源转换模块；所述方法包括：若所述第一数据缓存器内空闲存储空间满足预设的突发传输数据量，则控制所述AXI主端口转换模块接收内存控制器发送的第一信号数据；通过数据传输总线向所述第一数据缓存器写入所述第一信号数据；若所述第一数据缓存器中的数据量满足预设传输数据阈值，则控制所述第一资源转换模块从所述第一数据缓存器中读取所有所述第一信号数据，并将读取到的数据发送给用户端。2.如权利要求1所述的传输双倍速率信号的方法，其特征在于，所述第一数据缓存器包括第一上升沿FIFO数据缓存器和第一下降沿FIFO数据缓存器；通过数据传输总线在主频时钟的第一周期的上升沿向所述第一上升沿FIFO数据缓存器写入所述第一信号数据；通过数据传输总线在主频时钟的第二周期的上升沿向所述第一下降沿FIFO数据缓存器写入所述第一信号数据。3.如权利要求1所述的传输双倍速率信号的方法，其特征在于，所述数据传输总线还包括：AXI从端口转换模块、第二数据缓存器和用于将双沿数据转单沿数据的第二资源转换模块；若所述第二数据缓存器内剩余数据容量满足预设总线传输数据量阈值，则控制所述第二资源转换模块接收从所述用户端发送的第二信号数据；通过数据传输总线向所述第二数据缓存器写入所述第二信号数据；若所述第二数据缓存器中的数据量满足所述预设总线传输数据量阈值，则控制所述AXI从端口转换模块从所述第二数据缓存器中读取所有所述第二信号数据，并将读取到的数据发送给所述内存控制器。4.如权利要求3所述的传输双倍速率信号的方法，其特征在于，所述第二数据缓存器包括第二上升沿FIFO数据缓存器和第二下降沿FIFO数据缓存器；通过数据传输总线同时向所述第二上升沿FIFO数据缓存器和所述第二下降沿FIFO数据缓存器写入所述第二信号数据。5.如权利要求3所述...

【专利技术属性】
技术研发人员：蒲旭莹，张小慧，杜兆航，陈建光，陈宗廷，李斌，
申请(专利权)人：深圳市宏旺微电子有限公司，
类型：发明
国别省市：