一种电路中信号传输的控制方法、装置及电子设备制造方法及图纸

本发明专利技术提供了一种电路中信号传输的控制方法、装置及电子设备，属于电路信号传输的技术领域，解决了现有SAS和PCIE的转接卡分开设计，需要耗费较多的人力物力进行开发、调试，导致开发周期较长，增加了成本，板卡兼容性较差，无法满足更多的配置需求，降低了服务器产品的竞争力。包括检测多个所述上行连接器的对端连接器的连接状态；根据所述连接状态，通过输出选通信号控制所述HSIO

【技术实现步骤摘要】
一种电路中信号传输的控制方法、装置及电子设备


[0001]本专利技术涉及电路信号传输
，尤其是涉及一种电路中信号传输的控制方法、装置及电子设备。

技术介绍

[0002]服务器的发展日新月异，各种不同类型和架构的服务器系统越来越受到人们的关注，通用服务器架构中服务器内部的数据处理主要通过CPU的PCIE链路实现，或将SAS设备挂载在PCH的SATA接口下，并由PCH通过DMI(PCIEx4)与CPU实现交互。
[0003]随着人们需求的增加，高容量，长链路的数据传输需求越来越多，考虑到IC内部和连接器产生的损耗，PCB走线的线路损耗余量很小，极大的限制了PCIE/SAS数据链路传输长度，为延长数据传输，通常通过规范化的线路设计要求尽可能减小线路损耗，但并不能非常有效的延长链路长度。
[0004]在超出最长传输线长后，常用的解决方案为采用PCIE Retimer芯片和SAS Redriver芯片作为中继器进行信号增强。Retimer是通过内部时钟重构信号，使其信号传输能量增加，再恢复后发送出去。Redriver则是通过信号均衡化和预加强等技术，调整与矫正传输端上频道的损失，并在接收端上恢复讯号完整性。
[0005]当前设计上根据实际链路需求，分别开发不同的PCIE Retimer转接卡或SAS Redriver转接卡，以满足多种服务器产品配置需求。
[0006]当前设计中，主要有两种设计方案，即SAS链路和PCIE链路分别开发搭配的Redriver转接卡来满足不同的配置需求。
>[0007]方案1，PCIE链路信号增强设计采用Retimer转接卡，通过金手指或标准连接器与上行HOST主板连接，金手指输入PCIE，时钟信号，I2C信号，复位信号和Power等，Retimer FW存储在EEPROM中，通过MiniSAS-HD等标准连接器将增强后的PCIE信号连同金手指输入的I2C信号、时钟信号、复位信号输出到Device。
[0008]方案2，SAS链路信号增强设计采用Redriver转接卡，通过金手指或标准连接器与上行HOST连接，主要输入SAS信号I2C管理信号和Power信号，下行通过标准连接器输出增强后的高速信号和管理信号给Device端。
[0009]综合分析，现有技术的缺点：
[0010](1)、SAS和PCIE的转接卡分开设计，需要耗费较多的人力物力进行开发、调试，导致开发周期较长，增加了成本。
[0011](2)、SAS和PCIE的转接卡分开设计,板卡兼容性较差，无法满足更多的配置需求，降低了服务器产品的竞争力。
[0012]基于此，本专利技术提供一种兼容PCIE Retimer和SAS Redriver的转接卡的电路设计方法。

技术实现思路

[0013]针对上述问题，本专利技术提出了一种兼容SAS和PCIE两种数据协议的中继信号增强转接卡的电路设计方法，以满足不同的配置需求，并解决多种配置下板卡开发资源投入的浪费。
[0014]第一方面，本专利技术提供的一种电路中信号传输的控制方法，所述电路中包含内部集成电路HSIO-mux以及多个上行连接器，所述方法包括：
[0015]检测多个所述上行连接器的对端连接器的连接状态；
[0016]根据所述连接状态，通过输出选通信号控制所述HSIO-mux的选通以及边带信号的通断；
[0017]控制所述HSIO-mux利用选通后的线缆输出信号。
[0018]进一步的，所述根据所述连接状态，通过输出选通信号控制所述HSIO-mux的选通以及边带信号的通断，包括：
[0019]在多个所述上行连接器的对端连接器的连接状态相同时，通过输出选通信号控制所述HSIO-mux的选通以及边带信号的通断，以使多个所述上行连接器共用同一个接口对接线缆。
[0020]进一步的，所述根据所述连接状态，通过输出选通信号控制所述HSIO-mux的选通以及边带信号的通断，包括：
[0021]在所述连接状态均属于预设高状态时，通过输出选通信号将多个所述HSIO-mux的通道选择PIN均置为1，以使所述HSIO-mux中用于传输所述PCIE信号的两端导，并控制所述HSIO-mux输出PCIE信号至Retimer芯片；
[0022]在所述连接状态均属于预设低状态时，通过输出选通信号将多个所述HSIO-mux的通道选择PIN均置为0，以使所述HSIO-mux中用于传输所述SAS信号的两端导通，并控制所述HSIO-mux输出SAS信号至SAS Redriver芯片。
[0023]进一步的，所述电路中还包含Reset buffer和CLK buffer；在所述控制所述HSIO-mux输出PCIE信号至Retimer芯片之后，所述方法还包括：
[0024]通过输出高电平控制所述Reset buffer和所述CLK buffer对应的多个通道均打开，将所述高电平输出至所述电路的下行SAS接口和所述Retimer芯片。
[0025]进一步的，所述方法还包括：
[0026]利用时钟重构信号控制所述Retimer芯片恢复，以使恢复后的增强信号输出至所述电路的下行HSIO-mux。
[0027]进一步的，所述电路中还包含Reset buffer和CLK buffer；在所述控制所述HSIO-mux输出SAS信号至SAS Redriver芯片之后，所述方法还包括：
[0028]通过输出低电平控制所述Reset buffer和所述CLK buffer对应的多个通道均关闭，以使上行复位信号、时钟信号、下行接口和所述Redriver芯片断开。
[0029]进一步的，所述方法还包括：
[0030]控制多个所述SAS Redriver芯片读取使能控制级联，基于所述级联，控制多个所述SAS Redriver芯片按照顺序读取EEPROM中的信息，以使多个所述SAS Redriver芯片分别进行信号增强处理，并将增强的信号输出至下行HSIO-mux。
[0031]第二方面，本专利技术还提供一种电路中信号传输的控制装置，所述电路中包含内部
集成电路HSIO-mux以及多个上行连接器，包括：
[0032]检测模块，用于检测多个所述上行连接器的对端连接器的连接状态；
[0033]第一控制模块，用于根据所述连接状态，通过输出选通信号控制所述HSIO-mux的选通以及边带信号的通断；
[0034]第二控制模块，用于控制所述HSIO-mux通过选通后的线缆输出信号。
[0035]第三方面，本专利技术还提供一种电子设备，包括存储器、处理器，所述存储器中存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现电路中信号传输的控制方法的步骤。
[0036]第四方面，本专利技术还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可运行指令，所述计算机可运行指令在被处理器调用和运行时，所述计算机可运行指令促使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路中信号传输的控制方法，其特征在于，所述电路中包含内部集成电路HSIO-mux以及多个上行连接器，所述方法包括：检测多个所述上行连接器的对端连接器的连接状态；根据所述连接状态，通过输出选通信号控制所述HSIO-mux的选通以及边带信号的通断；控制所述HSIO-mux利用选通后的线缆输出信号。2.根据权利要求1所述的方法，其特征在于，所述根据所述连接状态，通过输出选通信号控制所述HSIO-mux的选通以及边带信号的通断，包括：在多个所述上行连接器的对端连接器的连接状态相同时，通过输出选通信号控制所述HSIO-mux的选通以及边带信号的通断，以使多个所述上行连接器共用同一个接口对接线缆。3.根据权利要求1所述的方法，其特征在于，所述根据所述连接状态，通过输出选通信号控制所述HSIO-mux的选通以及边带信号的通断，包括：在所述连接状态均属于预设高状态时，通过输出选通信号将多个所述HSIO-mux的通道选择PIN均置为1，以使所述HSIO-mux中用于传输所述PCIE信号的两端导，并控制所述HSIO-mux输出PCIE信号至Retimer芯片；在所述连接状态均属于预设低状态时，通过输出选通信号将多个所述HSIO-mux的通道选择PIN均置为0，以使所述HSIO-mux中用于传输所述SAS信号的两端导通，并控制所述HSIO-mux输出SAS信号至SAS Redriver芯片。4.根据权利要求3所述的方法，其特征在于，所述电路中还包含Reset buffer和CLK buffer；在所述控制所述HSIO-mux输出PCIE信号至Retimer芯片之后，所述方法还包括：通过输出高电平控制所述Reset buffer和所述CLK buffer对应的多个通道均打开，将所述高电平输出至所述电路的下行SAS接口和所述Retimer芯片。5.根据权利要求4所...

【专利技术属性】
技术研发人员：邹志鑫，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：