执行数据的状态整形的存储设备制造技术

提供了一种执行数据的状态整形的存储设备。所述存储设备包括：包括多个页的非易失性存储器件，所述多个页均包括多个存储单元；以及从外部主机设备接收由2

【技术实现步骤摘要】
执行数据的状态整形的存储设备


[0001]本文中的本专利技术构思涉及半导体器件，并且更具体地涉及通过状态整形实现提高的可靠性的存储设备。

技术介绍

[0002]用于数据存储的非易失性存储器件包括例如闪存、相变存储器、可变电阻存储器、铁电存储器、磁存储器和电阻存储器，这只是其中一些。数据以二进制位的形式存储在其中。
[0003]一个二进制位具有两个值“0”和“1”之一。即，单个二进制位可以指示或具有两种状态。一对二进制位可以具有四个值“00”、“01”、“10”和“11”之一。通常，当将“m”个位(m是正整数)写入一个存储单元中时，这个存储单元可以具有2^m(即，2
m
)种状态之一。
[0004]也就是说，“m”个二进制位可以指示或表示2^m种状态，并且存储m个位的存储单元可以具有2^m种状态。随着存储在一个存储单元中的位数的增加，一个存储单元表示的状态的数目呈指数增加。然而，随着存储单元表示的状态的数目增加，独立地识别2^m种状态以及将数据可靠地写入存储单元中将变得越来越难。

技术实现思路

[0005]本专利技术构思的实施例提供了一种在增加要写入一个存储单元中的位的数目的同时确保提高的可靠性的存储设备。
[0006]本专利技术构思的实施例提供了一种存储设备，包括：包括多个页的非易失性存储器件，所述多个页均包括多个存储单元；以及控制器。所述控制器被配置为：从外部主机设备接收由2
m
种状态表示的第一写入数据，其中，m是大于1的整数；在第一操作模式下将所述第一写入数据整形为第二写入数据，其中，所述第二写入数据是由数目小于所述2
m
种状态的“k”种状态表示的，其中，k是大于2的整数；对所述第二写入数据执行第一纠错编码以生成由所述“k”种状态表示的第三写入数据；并且将所述第三写入数据发送到所述非易失性存储器件，以将其写入所述多个页中的选定页。
[0007]本专利技术构思的实施例还提供了一种存储设备，包括：包括多个页的非易失性存储器件，所述多个页均包括多个存储单元；以及控制器。所述控制器从外部主机设备接收读取请求；响应于所述读取请求，从所述非易失性存储器件的所述多个页中的选定页读取由“k”种状态表示的第一读取数据，其中，k是大于2的整数；对所述第一读取数据执行纠错解码，以生成由所述“k”种状态表示的第二读取数据；将所述第二读取数据整形为由数目大于所述“k”种状态的2
m
种状态表示的第三读取数据，其中，m是大于1的整数；并且将所述第三读取数据输出到所述外部主机设备。
[0008]本专利技术构思的实施例还提供了一种存储设备，包括：包括多个页的非易失性存储器件，所述多个页均包括多个存储单元；以及控制器。所述控制器包括：主机接口，其从外部主机设备接收第一页数据至第六页数据；缓冲器，其存储从所述主机接口发送的所述第一
页数据至所述第六页数据；二进制纠错编码器，其分别对存储在所述缓冲器中的所述第一页数据至所述第四页数据执行纠错编码，以生成第一编码页数据至第四编码页数据；整形编码器，其将存储在所述缓冲器中的所述第五页数据和所述第六页数据整形为三进制数据；三进制纠错编码器，其对所述三进制数据执行三进制纠错编码以生成三进制编码数据；以及存储器接口，其向所述非易失性存储器件发送所述第一编码页数据至所述第四编码页数据和所述三进制编码数据。所述非易失性存储器件将所述第一编码页数据至所述第四编码页数据和所述三进制编码数据写入所述多个页中的选定页。
[0009]本专利技术构思的实施例还提供了一种存储设备，包括：包括多个页的非易失性存储器件，所述多个页均包括多个存储单元；以及控制器。所述控制器在第一操作模式下，从外部主机设备接收页数据；对所述页数据的第一部分执行二进制纠错编码以生成二进制编码数据；对所述页数据的第二部分进行整形以生成n进制数据；对所述n进制数据执行n进制纠错编码以生成n进制编码数据；并将所述二进制编码数据和所述n进制编码数据发送到所述非易失性存储器件以进行存储。所述非易失性存储器件将发送的所述二进制编码数据和发送的所述n进制编码数据写入所述多个页中的选定页，并且n是大于2的整数。
附图说明
[0010]鉴于以下参考附图对示例性实施例的详细描述，本专利技术构思的上述以及其他目的和特征将变得显而易见。
[0011]图1示出了根据本专利技术构思的实施例的存储设备的框图。
[0012]图2示出了描述图1的存储设备如何执行写入操作的示例的流程图。
[0013]图3示出了描述图1的存储设备如何执行读取操作的示例的流程图。
[0014]图4示出了写入非易失性存储器件的存储单元中的数据的示例。
[0015]图5示出了存储单元可以具有的64种状态的示例。
[0016]图6示出了在达到阈值的写入区域中累积的数据的示例。
[0017]图7示出了描述根据本专利技术构思的实施例的整形编码器如何执行状态整形的示例。
[0018]图8示出了整形编码器和整形解码器参考的用于状态整形的表格的示例。
[0019]图9和图10一起示出了描述整形编码器如何将11个二进制位整形到14个二进制位以生成三进制数据的示例。
[0020]图11示出了存储单元可以具有的48种状态的示例。
[0021]图12示出了根据写入存储单元中的状态的数目的错误的数目。
[0022]图13示出了根据本专利技术构思的示例实施例的控制器。
[0023]图14示出了根据本专利技术构思的另一示例实施例的控制器。
[0024]图15示出了根据本专利技术构思的另一示例实施例的控制器。
[0025]图16示出了根据本专利技术构思的另一示例实施例的控制器。
[0026]图17示出了根据本专利技术构思的另一示例实施例的控制器。
[0027]图18示出了根据本专利技术构思的另一示例实施例的控制器。
[0028]图19示出了在三进制数的伽罗华域(Galois field)中定义的运算符的示例。
[0029]图20示出了描述当选择性地启用状态整形时存储设备如何执行写入操作的示例
实施例的流程图。
[0030]图21示出了描述当选择性地启用状态整形时存储设备如何执行读取操作的示例实施例的流程图。
具体实施方式
[0031]在下文中，详细并清楚地描述了本专利技术构思的实施例，以使得本领域普通技术人员可以容易地实现本专利技术构思。
[0032]如本专利技术构思的领域中传统，可以根据执行所描述的一个或多个功能的块来描述和示出实施例。在本文中可以被称为单元或模块等的这些块在物理上由模拟和/或数字电路(例如，逻辑门、集成电路、微处理器、微控制器、存储电路、无源电子组件、有源电子组件、光学组件、硬接线电路等)来实现，并且可以可选地由固件和/或软件驱动。电路可以例如包含在一个或更多个半导体芯片中，或者包含在诸如印刷电路板等的基板支撑件上。可以通过专用硬件，或通过处理器(例如，一个或更多个被编程的微处理器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储设备，包括：包括多个页的非易失性存储器件，所述多个页均包括多个存储单元；以及控制器，被配置为：从外部主机设备接收由2
m
种状态表示的第一写入数据，其中，m是大于1的整数，在第一操作模式下将所述第一写入数据整形为第二写入数据，所述第二写入数据是由数目小于所述2
m
种状态的“k”种状态表示的，其中，k是大于2的整数，对所述第二写入数据执行第一纠错编码以生成由所述“k”种状态表示的第三写入数据，并且将所述第三写入数据发送到所述非易失性存储器件，以将其写入所述多个页中的选定页。2.根据权利要求1所述的存储设备，其中，所述控制器进一步被配置为将“i”位的所述第一写入数据整形为“j”位的所述第二写入数据，其中，i是大于2的整数，j是大于2的整数，并且“j”大于“i”。3.根据权利要求1所述的存储设备，其中，所述第二写入数据包括由n进制数表示的值，并且n是大于2的整数，并且其中，每个所述n进制数是由两个或更多个位表示的。4.根据权利要求3所述的存储设备，其中，在所述第二写入数据中，由所述两个或更多个位表示的至少一个组合被禁止。5.根据权利要求1所述的存储设备，其中，所述控制器进一步被配置为：以表格存储所述第一写入数据的模式与所述第二写入数据的模式之间的映射信息，并在接收到所述第一写入数据时通过使用所述表格将所述第一写入数据整形为所述第二写入数据。6.根据权利要求1所述的存储设备，其中，在所述第二写入数据和所述第三写入数据中，两个或更多个位的至少一个组合被禁止。7.根据权利要求1所述的存储设备，其中，所述控制器还与所述第一写入数据一起接收第四写入数据，并且所述第四写入数据包括由所述多个存储单元的至少两种状态表示的至少一个页数据，并且其中，所述控制器还被配置为对所述第四写入数据执行第二纠错编码以生成第五写入数据，并将所述第五写入数据发送到所述非易失性存储器件，以与所述第三写入数据一起写入所述选定页。8.根据权利要求7所述的存储设备，其中，所述第四写入数据包括由所述多个存储单元的16种状态表示的四个页数据，“m”是2，并且所述第一写入数据和所述第四写入数据是由64种状态表示的，并且其中，“k”是3，并且被写入了所述第三写入数据和所述第五写入数据的所述选定页的所述多个存储单元具有48种状态。9.根据权利要求7所述的存储设备，其中，所述第四写入数据包括由所述多个存储单元的8种状态表示的三个页数据，“m”是2，并且所述第一写入数据和所述第四写入数据由所述多个存储单元的32种状态表示，其中，所述第三写入数据由所述多个存储单元的3种状态表示，并且其中，被写入了所述第三写入数据和所述第五写入数据的所述选定页的所述多个存储
单元具有24种状态。10.根据权利要求7所述的存储设备，其中，所述第四写入数据包括由所述多个存储单元的2种状态表示的一个页数据，“m”是3，并且所述第一写入数据和所述第四写入数据由所述多个存储单元的16种状态表示，其中，所述第三写入数据由所述多个存储单元的7种状态表示，并且其中，被写入了所述第三写入数据和所述第五写入数据的所述选定页的所述多个存储单元具有14种状态。11.根据权利要求7所述的存储设备，其中，所述第四写入数据包括由所述多个存储单元的2种状态表示的一个页数据，“m”是2，并且所述第一写入数据和所述第四写入数据由所述多个存储单元的8种状态表示，其中，所述第三写入数据由所述多个存储单元的3种状态表示，并且其中，被写入了所述第三写入数据和所述第五写入数据的所述选定页的...

【专利技术属性】
技术研发人员：黄映竣，申东旻，薛昶圭，孙载容，孙弘乐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：