非易失性存储器件及其操作方法技术

提供了一种非易失性存储器件及其操作方法。该非易失性存储器件包括具有垂直堆叠结构的存储单元阵列、用于将编程电压施加到存储单元阵列的位线以及控制逻辑。存储单元阵列包括存储单元，每个存储单元包括半导体层的对应部分和电阻层的对应部分。存储单元包括未被选择的存储单元、补偿存储单元和被选择的存储单元。控制逻辑被配置为基于将第一电压施加到补偿存储单元、将第二电压施加到被选择的存储单元以及将第三电压施加到未被选择的存储单元，将调节后的编程电压施加到被选择的存储单元。由于补偿存储单元，与编程电压相比，调节后的编程电压可以下降。编程电压可以下降。编程电压可以下降。

【技术实现步骤摘要】
非易失性存储器件及其操作方法


[0001]本公开涉及非易失性存储器件及其操作方法。

技术介绍

[0002]非易失性存储器是半导体存储器件，并且包括多个存储单元，每个存储单元即使当对其的电力供应受到阻挡时仍保持信息，并且每当再次对其供应电力时都能够使用存储的信息。作为非易失性存储器件的使用的示例，非易失性存储器件可以用在移动电话、数码相机、个人数字助理(PDA)、移动计算设备、固定计算设备和其他设备中。
[0003]近来，进行了对形成下一代神经形态计算平台或神经网络的芯片中使用三维(或垂直)NAND(VNAND)的研究。
[0004]特别地，需要允许对具有高度集成和低功率特性的存储单元的随机访问的技术。

技术实现思路

[0005]提供了能够感应各种水平的电阻状态的非易失性存储器件及其操作方法。
[0006]提供了输出线性标度类型的电阻状态的非易失性存储器件及其操作方法。
[0007]额外的方面将在下面的描述中被部分地阐述且将部分自该描述明显，或者可以通过本公开的所呈现的实施方式的实践而被了解。
[0008]根据一实施方式，一种非易失性存储器件包括具有垂直堆叠结构的存储单元阵列、配置为将编程电压施加到存储单元阵列的位线以及控制逻辑。存储单元阵列可以包括半导体层和可变电阻层。存储单元阵列可以包括多个存储单元，每个存储单元包括半导体层的对应部分和可变电阻层的对应部分。所述多个存储单元可以包括未被选择的存储单元、补偿存储单元和被选择的存储单元。控制逻辑可以被配置为基于将第一电压施加到补偿存储单元、将第二电压施加到被选择的存储单元以及将第三电压施加到未被选择的存储单元，而将调节后的编程电压施加到被选择的存储单元，由于补偿存储单元，与编程电压相比，调节后的编程电压下降。第一电压可以允许某一大小的电流流动到补偿存储单元。第二电压可以允许电流仅流动到被选择的存储单元的可变电阻层的所述对应部分。第三电压可以允许电流仅流动到未被选择的存储单元的半导体层。
[0009]在一些实施方式中，第一电压的绝对值可以大于第二电压的绝对值。
[0010]在一些实施方式中，第一电压的绝对值可以小于第三电压的绝对值。
[0011]在一些实施方式中，第一电压的大小可以允许补偿存储单元中的半导体层的所述对应部分的电阻小于补偿存储单元中的可变电阻层的所述对应部分的电阻。
[0012]在一些实施方式中，补偿存储单元中的半导体层的所述对应部分的电阻小于或等于补偿存储单元中的可变电阻层的所述对应部分的电阻的1/10。
[0013]在一些实施方式中，基于控制逻辑将第一电压施加到补偿存储单元，第一电压的大小可以允许补偿存储单元中的半导体层的所述对应部分的电阻在105Ωm-1
至107Ωm-1
的范围内。
[0014]在一些实施方式中，基于控制逻辑将第一电压施加到补偿存储单元，第一电压的大小允许补偿存储单元中的可变电阻层的所述对应部分的电阻在108Ωm-1
至10
11
Ωm-1的范围内。
[0015]在一些实施方式中，补偿存储单元和被选择的存储单元可以彼此串联连接。
[0016]在一些实施方式中，控制逻辑可以被配置为在编程操作期间使某一大小的电流流动到被选择的存储单元中的可变电阻层的所述对应部分。
[0017]在一些实施方式中，补偿存储单元中的半导体层的所述对应部分和补偿存储单元中的可变电阻层的所述对应部分可以彼此并联连接。
[0018]在一些实施方式中，存储单元阵列可以包括：在第一方向上延伸的半导体层；在垂直于第一方向的第二方向上延伸的多个栅极和多个绝缘体，所述多个栅极和所述多个绝缘体交替地布置；在所述多个栅极、所述多个绝缘体和半导体层之间在第一方向上延伸的栅极绝缘层；以及在半导体层上在第一方向上延伸的可变电阻层。
[0019]在一些实施方式中，可变电阻层可以与半导体层接触。
[0020]在一些实施方式中，可变电阻层可以与栅极绝缘层间隔开且半导体层在它们之间。
[0021]在一些实施方式中，可变电阻层可以具有磁滞特性。
[0022]在一些实施方式中，可变电阻层可以包括过渡金属氧化物、过渡金属氮化物或过渡金属氧化物和过渡金属氮化物两者。
[0023]在一些实施方式中，补偿存储单元可以是第一补偿存储单元，所述多个存储单元还可以包括第二补偿存储单元，并且第一补偿存储单元和第二补偿存储单元可以各自串联连接到被选择的存储单元。
[0024]根据一实施方式，提供了一种非易失性存储器件的操作方法。该非易失性存储器件包括具有垂直堆叠结构并包含半导体层和可变电阻层的存储单元阵列。存储单元阵列包括多个存储单元，每个存储单元包括半导体层的对应部分和可变电阻层的对应部分。该方法包括：将第一电压施加到所述多个存储单元当中的补偿存储单元，第一电压允许某一大小的电流流动到存储单元阵列中的补偿存储单元；将第二电压施加到所述多个存储单元当中的被选择的存储单元，第二电压允许电流仅流动到存储单元阵列的被选择的存储单元中的可变电阻层的所述对应部分；将第三电压施加到所述多个存储单元当中的未被选择的存储单元，第三电压允许电流仅流动到存储单元阵列的未被选择的存储单元的半导体层；以及将由于补偿存储单元而下降的编程电压施加到存储单元阵列的被选择的存储单元。
[0025]在一些实施方式中，第一电压的绝对值可以大于第二电压的绝对值。
[0026]在一些实施方式中，第一电压的绝对值可以小于第三电压的绝对值。
[0027]在一些实施方式中，第一电压的大小可以允许补偿存储单元中的半导体层的所述对应部分的电阻小于补偿存储单元中的可变电阻层的所述对应部分的电阻。
[0028]在一些实施方式中，补偿存储单元中的半导体层的所述对应部分的电阻可以小于或等于补偿存储单元中的可变电阻层的所述对应部分的电阻的1/10。
[0029]在一些实施方式中，第一电压的大小可以允许补偿存储单元中的半导体层的所述对应部分的电阻在105Ωm-1
至107Ωm-1
的范围内。
[0030]在一些实施方式中，补偿存储单元和被选择的存储单元可以彼此串联连接。
[0031]在一些实施方式中，补偿存储单元中半导体层的所述对应部分和可变电阻层的所述对应部分可以彼此并联连接。
[0032]根据一实施方式，一种非易失性存储器件包括衬底、在衬底上的单元串、连接到单元串的位线、在衬底上的多个字线以及控制逻辑。单元串可以包括一个堆叠在另一个上的多个存储单元、半导体层和电阻变化层。单元串中的所述多个存储单元中的每个存储单元可以包括半导体层的对应部分，半导体层的所述对应部分连接到可变电阻层的对应部分。所述多个存储单元可以包括未被选择的存储单元、补偿存储单元和被选择的存储单元。位线可以被配置为在编程操作期间将编程电压施加到单元串。所述多个字线可以包括与未被选择的存储单元的半导体层的所述对应部分连接的未被选择的字线、与补本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器件，包括：存储单元阵列，具有垂直堆叠的结构，所述存储单元阵列包括半导体层和可变电阻层，所述存储单元阵列包括多个存储单元，每个存储单元包括所述半导体层的对应部分和所述可变电阻层的对应部分，所述多个存储单元包括未被选择的存储单元、补偿存储单元和被选择的存储单元；位线，配置为将编程电压施加到所述存储单元阵列；以及控制逻辑，配置为基于将第一电压施加到所述补偿存储单元、将第二电压施加到所述被选择的存储单元以及将第三电压施加到所述未被选择的存储单元，将调节后的编程电压施加到所述被选择的存储单元，由于所述补偿存储单元，与所述编程电压相比，所述调节后的编程电压下降，所述第一电压允许某一大小的电流流动到所述补偿存储单元，所述第二电压允许所述电流仅流动到所述被选择的存储单元的所述可变电阻层的所述对应部分，所述第三电压允许所述电流仅流动到所述未被选择的存储单元的所述半导体层。2.根据权利要求1所述的非易失性存储器件，其中所述第一电压的绝对值大于所述第二电压的绝对值。3.根据权利要求1所述的非易失性存储器件，其中所述第一电压的绝对值小于所述第三电压的绝对值。4.根据权利要求1所述的非易失性存储器件，其中所述第一电压的大小允许所述补偿存储单元中的所述半导体层的所述对应部分的电阻小于所述补偿存储单元中的所述可变电阻层的所述对应部分的电阻。5.根据权利要求1所述的非易失性存储器件，其中所述补偿存储单元中的所述半导体层的所述对应部分的电阻小于或等于所述补偿存储单元中的所述可变电阻层的所述对应部分的电阻的1/10。6.根据权利要求1所述的非易失性存储器件，其中，基于所述控制逻辑将所述第一电压施加到所述补偿存储单元，所述第一电压的大小允许所述补偿存储单元中的所述半导体层的所述对应部分的电阻在105Ωm-1
至107Ωm-1
的范围内。7.根据权利要求1所述的非易失性存储器件，其中，基于所述控制逻辑将所述第一电压施加到所述补偿存储单元，所述第一电压的大小允许所述补偿存储单元中的所述可变电阻层的所述对应部分的电阻在108Ωm-1
至10
11
Ωm-1
的范围内。8.根据权利要求1所述的非易失性存储器件，其中所述补偿存储单元和所述被选择的存储单元彼此串联连接。9.根据权利要求1所述的非易失性存储器件，其中所述控制逻辑被配置为在编程操作期间使所述某一大小的电流流动到所述被选择的存储单元中的所述可变电阻层的所述对应部分。10.根据权利要求1所述的非易失性存储器件，其中所述补偿存储单元中的所述半导体层的所述对应部分和所述补偿存储单元中的所述可变电阻层的所述对应部分彼此并联连接。11.根据权利要求1所述的非易失性存储器件，其中所述存储单元阵列包括：在第一方向上延伸的所述半导体层；多个栅极和多个绝缘体，在垂直于所述第一方向的第二方向上延伸，所述多个栅极和
所述多个绝缘体交替地布置；栅极绝缘层，在所述多个栅极、所述多个绝缘体和所述半导体层之间在所述第一方向上延伸；以及所述电阻可变层，在所述半导体层上在所述第一方向上延伸。12.根据权利要求11所述的非易失性存储器件，其中所述可变电阻层与所述半导体层接触。13.根据权利要求11所述的非易失性存储器件，其中所述可变电阻层与所述栅极绝缘层间隔开且所述半导体层在它们之间。14.根据权利要求1所述的非易失性存储器件，其中所述可变电阻层具有磁滞特性。15.根据权利要求1所述的非易失性存储器件，其中所述可变电阻层包括过渡金属氧...

【专利技术属性】
技术研发人员：尹政昊，金世润，金真弘，水崎壮一郎，曹永真，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：