一种芯片信息校验的方法技术

提供一种芯片信息校验的方法，提供一集成电路晶圆，其包括多个被测芯片；获取被测芯片的识别芯片信息；比较同一个被测芯片的后台芯片信息和识别芯片信息，以确认二者是否匹配；若不匹配，查找不匹配原因，在查找到原因后纠正不匹配原因，并返回获取每个被测芯片的识别芯片信息；若匹配，记录被测芯片的测试数据及测试结果。本发明专利技术的方法在不影响测试效率的前提下，利用芯片信息实时比对校验，并在第一时间发现芯片信息错误并找出其错误的原因，避免了由于发现较晚造成的重新测试或者不合格的芯片流入下一环节，避免了造成无法弥补的损失；在测试时间不变的前提下，实时校验记录了被测芯片的芯片信息是否正确，提高被测芯片的芯片信息可追溯性。芯片信息可追溯性。芯片信息可追溯性。

【技术实现步骤摘要】
一种芯片信息校验的方法


[0001]本专利技术涉及半导体测试领域，特别是涉及一种芯片信息校验的方法。

技术介绍

[0002]在集成电路晶圆的测试过程中，通常会保存所有被测芯片的测试数据与测试结果，并且需要将每片集成电路晶圆上的每个被测芯片的芯片信息与其具体测试数据和测试结果一一对应。因此，在测试时往往会先通过通用接口总线(General-Purpose Interface Bus，GPIB)从集成电路探针台(Prober)读回光学字符(Optical Character Recognition，OCR)所识别的所述被测芯片的批号、片号和位置坐标等信息，并将这些信息记录下来，然后保存这些被测芯片对应的详细测试数据及测试结果。
[0003]但是，OCR识别有可能出现异常，导致被测芯片的批号错误；或者，GPIB的通讯出现异常，导致被测芯片的位置坐标错误，这就导致被测芯片最终记录的信息错误，使得这些信息错误无法与实际测试数据一一对应，还使得这些信息错误无法与实际测试结果一一对应。而这些问题如果没有被及时发现，则会出现实际测试结果不合格的被测芯片流入到下一环节中去，使得这些被测芯片无法追溯。

技术实现思路

[0004]本专利技术的目的在于提供一种芯片信息校验的方法，以解决现有技术中将信息记录错误的被测芯片流入下一环节，或者较晚发现信息错误，导致重新测试的问题。
[0005]为了解决上述问题，本专利技术提供了一种芯片信息校验的方法，包括以下步骤：
[0006]步骤S1：提供一集成电路晶圆，所述集成电路晶圆包括多个被测芯片，所述被测芯片进行了多个测试项目，且每个所述被测芯片均包括后台芯片信息；
[0007]步骤S2：获取每个所述被测芯片的识别芯片信息；
[0008]步骤S3：比较同一个所述被测芯片的后台芯片信息和识别芯片信息，以确认所述被测芯片的后台芯片信息和识别芯片信息是否匹配；
[0009]步骤S4：若所述被测芯片的后台芯片信息和识别芯片信息不匹配，查找不匹配原因，在查找到原因后纠正所述不匹配原因，并返回步骤S2；或者，若所述被测芯片的后台芯片信息和识别芯片信息匹配，记录所述被测芯片的测试数据及测试结果。
[0010]可选的，每个所述被测芯片的后台芯片信息为二进制数据。
[0011]进一步的，每个所述被测芯片的批号、片号、位置坐标、流片厂代码、测试厂代码先经过ASCII码转换，再经过二进制翻译得到所述后台芯片信息。
[0012]可选的，步骤S2包括：
[0013]通过通用接口总线从集成电路探针台读回光学字符识别每个所述被测芯片的识别芯片信息；
[0014]记录所述识别芯片信息，并对应保存每个所述被测芯片的测试结果和测试数据。
[0015]进一步的，所述识别芯片信息包括被测芯片的批号、片号以及位置坐标、流片厂代
码、测试厂代码等信息。
[0016]进一步的，所述测试数据具体包括rawdata，stdf，txt等格式的测试数据。
[0017]进一步的，所述测试数据包括至少一个筛分标识。
[0018]进一步的，所述测试数据包括HardBin和SoftBin。
[0019]可选的，所述被测芯片的后台芯片信息和识别芯片信息不匹配时，所述集成电路晶圆中被测芯片的芯片信息记录错误。
[0020]进一步的，所述被测芯片的后台芯片信息和识别芯片信息不匹配时，所述被测芯片的批号错误；或者，所述通用接口总线接口的通讯错误；又或者，所述被测芯片的位置坐标设置错误。
[0021]与现有技术相比存在以下有益效果：
[0022]本专利技术提供一种芯片信息校验的方法，包括以下步骤：步骤S1：提供一集成电路晶圆，所述集成电路晶圆包括多个被测芯片，所述被测芯片进行了多个测试项目，且每个所述被测芯片均包括后台芯片信息；步骤S2：获取每个所述被测芯片的识别芯片信息；步骤S3：比较同一个所述被测芯片的后台芯片信息和识别芯片信息，以确认所述被测芯片的后台芯片信息和识别芯片信息是否匹配；步骤S4：若所述被测芯片的后台芯片信息和识别芯片信息不匹配，查找不匹配原因，在查找到原因后纠正所述不匹配原因，并返回步骤S2；或者，若所述被测芯片的后台芯片信息和识别芯片信息匹配，记录所述被测芯片的测试数据及测试结果。本专利技术的方法在不影响测试效率的前提下，利用芯片信息实时比对校验，并在第一时间发现芯片信息错误并找出其错误的原因，避免由于被测芯片的芯片信息错误发现较晚造成的需要重新测试或者测试结果不合格的芯片直接流入下一环节，从而避免了造成无法弥补的损失；还在测试时间不变的前提下，实时校验记录了被测芯片的芯片信息是否正确，提高了被测芯片的芯片信息可追溯性。
附图说明
[0023]图1a为一种位置坐标设置错误的测绘图的示意图；
[0024]图1b为一种位置坐标设置正确的测绘图的示意图；
[0025]图2为本专利技术一实施例的一种芯片信息校验的方法的流程示意图；
[0026]图3为本专利技术一实施例的集成电路晶圆的芯片测试map图。
[0027]附图标记说明：
[0028]1-集成电路晶圆；10-被测芯片。
具体实施方式
[0029]如
技术介绍
所述，被测芯片例如是通过多工位并行测试，那么在测试开始之前，需要按照要求，对应探针卡上位置进行排列，并设定好位置坐标，例如16个被测芯片的位置排列的测试设置方案包括2*8排列，8*2排列，4*4排列等。在设定位置坐标时出现设置错误，例如是将2*8排列设定为8*2排列，此时被测芯片的实际结果与被测芯片的测试结果无法一一对应。图1a为一种位置坐标设置错误的测绘图的示意图，图1b为一种位置坐标设置正确的测绘图的示意图。如图1a和图1b所示，正确的map图是在最外圈有比较均匀的一圈测试不合格的被测芯片(即集成电路晶圆的边缘位置处黑色的一圈被测芯片)，而位置坐标设置错误
的map图整体发生了偏移，使得其左边边缘处多了一圈测试不合格的被测芯片(即集成电路晶圆的左边边缘处多了一圈黑色的被测芯片)，这种由于位置坐标设置错误得到的map图错误一般不易被察觉，只有有经验的工程师在测试完成后查验map图时才会发现，在发现之后的解决办法也只有重新测试整片晶圆。而那些无法被发现的将会流入到下一环节中去，使得这些被测芯片无法追溯。
[0030]而现有技术中，无法完全避免被测芯片的信息错误引起的种种问题，可能在发现后重新进行测试导致浪费测试时间，也可能直接导致本身测试结果不合格的被测芯片由于信息记录错位流入到下一环节，造成无法弥补的失误。
[0031]本专利技术的核心思想在于提供一种芯片信息校验的方法，可以在集成电路晶圆的测试时间不变的前提下，实时校验记录被测芯片的芯片信息是否正确，从而提高芯片信息可追溯性。
[0032]以下将对本专利技术的一种芯片信息校验的方法作进一步的详细描述。下面将参照附图对本专利技术进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片信息校验的方法，其特征在于，包括以下步骤：步骤S1：提供一集成电路晶圆，所述集成电路晶圆包括多个被测芯片，所述被测芯片进行了多个测试项目，且每个所述被测芯片均包括后台芯片信息；步骤S2：获取每个所述被测芯片的识别芯片信息；步骤S3：比较同一个所述被测芯片的后台芯片信息和识别芯片信息，以确认所述被测芯片的后台芯片信息和识别芯片信息是否匹配；步骤S4：若所述被测芯片的后台芯片信息和识别芯片信息不匹配，查找不匹配原因，在查找到原因后纠正所述不匹配原因，并返回步骤S2；或者，若所述被测芯片的后台芯片信息和识别芯片信息匹配，记录所述被测芯片的测试数据及测试结果。2.如权利要求1所述的方法，其特征在于，每个所述被测芯片的后台芯片信息为二进制数据。3.如权利要求2所述的方法，其特征在于，每个所述被测芯片的批号、片号、位置坐标、流片厂代码、测试厂代码先经过ASCII码转换，再经过二进制翻译得到所述后台芯片信息。4.如权利要求1所述的方法，其特征在于，步骤S2包括：通过通用...

【专利技术属性】
技术研发人员：余琨，张志勇，凌俭波，罗斌，周建青，周超，
申请(专利权)人：上海华岭集成电路技术股份有限公司，
类型：发明
国别省市：